[发明专利]计算加速系统

权利要求书

1.一种计算加速系统，其特征在于，包括第一设备和第二设备，以及处理器，其中，

所述处理器向所述第二设备发送第一请求，所述第一请求携带第一数据的特征，所述第一请求指示进行距离计算；

响应于所述第一请求，所述第二设备对所述第一数据的特征和预存的N个特征进行距离计算，获取所述N个特征中与所述第一数据的特征距离最近的M个特征，并向所述处理器返回所述M个特征， N和M均为正整数，M小于等于N，所述N个特征存储在所述第二设备中；

所述第一设备包括闪存控制器和闪存芯片，所述第二设备包括现场可编程逻辑门阵列FPGA，所述距离计算包括欧式距离计算或欧式余弦计算;

响应于所述第一请求，所述FPGA从内存中读取所述N个特征，所述FPGA将所述第一数据的特征依次和所述N个特征进行所述距离计算，保留距离最近的所述M个特征；

所述第一请求还指示所述第一设备进行数据存储；

响应于所述第一请求，所述FPGA还向所述闪存控制器发送第三请求，所述第三请求指示所述闪存控制器进行数据存储，所述第三请求携带所述第一数据的特征；

响应于所述第三请求，所述闪存控制器根据所述第一数据的特征为所述第一数据和所述第一数据的特征分配第一存储地址；

所述闪存控制器访问所述第一存储地址，将所述第一数据和第一数据的特征保存到所述闪存芯片。

2.如权利要求1所述的系统，其特征在于，在发送所述第一请求之前，所述处理器接收搜索请求；

响应于所述搜索请求，所述处理器接收所述第一数据，根据所述第一数据计算所述第一数据的特征，并生成所述第一请求。

3.如权利要求1所述的系统，其特征在于，所述第二设备获取所述N个特征中与所述第一数据的特征距离最近的M个特征，并向所述处理器返回所述M个特征，包括：

所述第二设备进行距离计算，获取所述第一数据的特征和所述N个特征中每个特征的评分；

所述第二设备对N个评分根据取值按照从小到大进行排序，保留取值最小的M个评分；

获取所述M个评分对应的M个特征，并向所述处理器反馈所述M个特征和所述M个评分。

4.一种计算加速系统，其特征在于，所述系统包括第一设备和第二设备，以及处理器，所述第一设备包括闪存控制器和闪存芯片，所述第二设备包括现场可编程逻辑门阵列FPGA，距离计算包括欧式距离计算或欧式余弦计算，其中；

所述处理器向所述第一设备发送第一请求；所述第一请求携带第一数据的特征，所述第一请求指示进行距离计算；

响应于所述第一请求，所述闪存控制器生成第二请求，并向所述FPGA发送所述第二请求，所述第二请求携带所述第一数据的特征；

响应于所述第二请求，所述FPGA从内存中读取N个特征，所述FPGA将所述第一数据的特征依次和N个特征进行所述距离计算，保留距离最近的M个特征。

5.如权利要求4所述的系统，其特征在于，所述第一请求还指示所述第一设备进行数据存储；

响应于所述第一请求，所述闪存控制器根据所述第一数据的特征为所述第一数据和所述第一数据的特征分配第一存储地址；

所述闪存控制器访问所述第一存储地址，将所述第一数据和第一数据的特征保存到所述闪存芯片。

6.如权利要求4或5所述的系统，其特征在于，所述FPGA还为所述第一数据的特征分配第二存储地址，所述第二存储地址指向所述内存；

所述FPGA访问所述第二存储地址，将所述第一数据的特征保存至所述内存，以使所述内存保存N+1个特征。

7.如权利要求4所述的系统，其特征在于，所述闪存控制器与所述FPGA通过内存接口、I2C接口、ONFI接口或QSPI接口耦合。

8.如权利要求4所述的系统，其特征在于，在发送所述第一请求之前，所述处理器接收搜索请求；

响应于所述搜索请求，所述处理器接收所述第一数据，根据所述第一数据计算所述第一数据的特征，并生成所述第一请求。

9.如权利要求4所述的系统，其特征在于，所述第二设备获取所述N个特征中与所述第一数据的特征距离最近的M个特征，并向所述处理器返回所述M个特征，包括：

所述第二设备进行距离计算，获取所述第一数据的特征和所述N个特征中每个特征的评分；

所述第二设备对N个评分根据取值按照从小到大进行排序，保留取值最小的M个评分；

获取所述M个评分对应的M个特征，并向所述处理器反馈所述M个特征和所述M个评分。