[实用新型]一种串行置数的同步置数计数器

权利要求书

1.一种串行置数的同步置数计数器，其特征在于：包括低位计数器芯片U₁、

高位计数器芯片U₂和控制电路，低位计数器芯片U₁的信号输入端外接计数信号，低位计数器芯片U₁的进位标志位端连接到控制电路输入端，用以传输低位进位信号，控制电路的进位输出端连接到高位计数器芯片U₂的信号输入端，用以传输高位计数信号，高位计数器芯片U₂和位计数器芯片U₁的预设进制数端分别到控制电路的输入端，分别用以传输高位预设进制信号及低位预设进制信号，同时控制电路的置数状态输出端分别连接到高位计数器芯片U₂和位计数器芯片U₁的置数端，用以传输置数信号。

2.根据权利要求1所述的串行置数的同步置数计数器，其特征在于：所述

低位计数器芯片U₁和高位计数器芯片U₂均采用74LS160计数器，所述控制电路包括与非门G₁、与非门G₂和与门G₃；

所述低位计数器芯片U₁中的CP₁端外接计数信号，低位计数器芯片U₁中进位标志位C0与高电平作为控制电路中与非门G₁的两个输入，与非门G₁的输出接到与门G₃的一个输入端，低位计数器芯片U₁中预设进制输出端Q₀与高位计数器芯片U₂中预设进制输出端Q₂作为与非门G₂的两个输入，与非门G₂输出接入与门G₃的另一个输入端，与非门G₂的输出端分别接入低位计数器芯片U₁的置数端LD₁’和高位计数器芯片U₂的置数端LD₂’，与门G₃的输出端接入高位计数器芯片U₂的信号输入引脚CP₂。

3.根据权利要求2所述的串行置数的同步置数计数器，其特征在于：所述低位计数器芯片U₁和高位计数器芯片U₂均采用74LS161计数器。