[实用新型]一种带隙基准源电路

权利要求书

1.一种带隙基准源电路，其特征在于，包括：中间电压生成电路、电流镜电路、正反馈回路、负反馈回路和启动电路；

所述中间电压生成电路包括晶体管M12、晶体管M13和晶体管M18；

所述电流镜电路包括晶体管M1和晶体管M2，所述正反馈回路包括所述电流镜电路和晶体管M4；

所述负反馈回路包括晶体管M4、晶体管M5、晶体管M8、所述晶体管M9和所述晶体管M1；

所述启动电路包括晶体管M11、晶体管M15、晶体管M16、晶体管M17和晶体管M14；

其中，所述晶体管M12、所述晶体管M13和所述晶体管M18依次连接，所述晶体管M1、所述晶体管M2和所述晶体管M4依次连接，所述晶体管M4依次与所述晶体管M5、所述晶体管M8、所述晶体管M9和所述晶体管M1连接，所述晶体管M11、所述晶体管M15、晶体管M16、所述晶体管M17和所述晶体管M14所述依次连接，所述晶体管M13和所述晶体管M11相连，所述晶体管M2和所述晶体管M9相连。

2.根据权利要求1所述的一种带隙基准源电路，其特征在于，在所述中间电压生成电路中，所述晶体管M12的源极与所述晶体管M13的源极相连，所述晶体管M12的栅极连接所述晶体管M13的栅极和漏极；所述晶体管M13的漏极还连接所述晶体管M18的漏极。

3.根据权利要求1所述的一种带隙基准源电路，其特征在于，在所述电流镜电路中，所述晶体管M1和所述晶体管M2的栅极相连，所述晶体管M1的栅极和漏极相连。

4.根据权利要求3所述的一种带隙基准源电路，其特征在于，在所述正反馈回路中，所述晶体管M1的漏极与所述晶体管M4的漏极相连，所述晶体管M4的栅极与所述晶体管M2的漏极相连。

5.根据权利要求1所述的一种带隙基准源电路，其特征在于，在所述负反馈回路中，所述晶体管M4的源极与所述晶体管M5的源极相连，所述晶体管M5的栅极与所述晶体管M8的栅极相连，所述晶体管M8的栅极与漏极相连，所述晶体管M8的漏极与所述晶体管M9的漏极相连，所述晶体管M9的栅极与所述晶体管M1的栅极相连，所述晶体管M4的栅极与所述晶体管M5的漏极相连，所述晶体管M4的漏极连接所述晶体管M8的栅极。

6.根据权利要求1所述的一种带隙基准源电路，其特征在于，在所述启动电路中，所述晶体管M11的栅极连接所述晶体管M15的栅极和漏极，所述晶体管M15的漏极与所述晶体管M16的漏极相连，所述晶体管M16的栅极连接所述晶体管M14的漏极和所述晶体管M17的漏极，所述晶体管M16的源极与所述晶体管M17的源极相连，所述晶体管M17的栅极与所述晶体管M14的栅极相连，所述晶体管M14的源极与所述晶体管M11的源极相连。

7.根据权利要求1所述的一种带隙基准源电路，其特征在于，还包括三极管、电阻、晶体管M6、晶体管M3和晶体管M10；

所述三极管包括三极管Q1、三极管Q2、三极管Q3、三极管Q4和三极管Q5，所述电阻包括电阻R1和电阻R2；

所述三极管Q1与所述三极管Q2之间的发射极相连，所述三极管Q2的发射极与所述电阻R1的一端相连，另一端与所述晶体管M2的源极相连，所述三极管Q1的发射极与所述晶体管M1的源极相连；

所述三极管Q3、所述三极管Q4和所述三极管Q5的发射极分别与所述晶体管M3的源极、晶体管M9的源极和晶体管M10的漏极相连，所述晶体管M10的漏极与所述三极管Q5的发射极之间串联电阻R2；

所述晶体管M12的漏极分别连接所述晶体管M4、所述晶体管M5、所述晶体管M6、所述晶体管M3、所述晶体管M8和所述晶体管M10的源极；

所述晶体管M4的栅极还分别连接所述晶体管M6、所述晶体管M10和所述晶体管M3的栅极；

所述晶体管M6的漏极连接所述晶体管M2的源极；

所述晶体管M3的源极和所述晶体管M18的源极均连接所述三极管Q3的发射极；

所述晶体管M10的漏极连接所述晶体管M14的栅极。