[实用新型]一种硬盘接口信号转接装置

权利要求书

1.一种硬盘接口信号转接装置，其特征在于，所述硬盘接口信号转接装置包括控制模块、转接电路以及多个硬盘；

其中，所述转接电路包括：

与所述控制模块和多个所述硬盘连接，用于根据原始时钟信号生成同步时钟信号和多组时钟缓冲信号的缓冲模块；

与所述缓冲模块、所述控制模块和多个所述硬盘连接，用于根据所述同步时钟信号和多组第一数据信号生成多组第一数据增强信号，根据所述同步时钟信号和多组第二数据信号生成多组第二数据增强信号的增强模块；

其中，多个所述硬盘用于接收多组所述第一数据增强信号和多组所述时钟缓冲信号，并发送多组所述第二数据信号；

所述控制模块用于接收多组所述第二数据增强信号，并发送多组所述第一数据信号和所述原始时钟信号。

2.如权利要求1所述的硬盘接口信号转接装置，其特征在于，所述缓冲模块包括PCIe缓冲器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻、第二十一电阻以及第二十二电阻；

所述PCIe缓冲器的PLL电源端和所述PCIe缓冲器的差分输入信号电源端共接于第一电源，所述PCIe缓冲器的电源端、所述PCIe缓冲器的数字电源端以及所述PCIe缓冲器的差分输出信号电源端共接于第二电源，所述PCIe缓冲器的正相时钟信号输入端与所述第十五电阻的第一端连接，所述PCIe缓冲器的负相时钟信号输入端与所述第十六电阻的第一端连接，所述第十五电阻的第二端和所述第十六电阻的第二端共同构成所述缓冲模块的原始时钟信号输入端，所述PCIe缓冲器的模式设置端与所述第十七电阻的第一端和所述第十八电阻的第一端连接，所述PCIe缓冲器的三电平锁存端与所述第十九电阻的第一端和所述第二十电阻的第一端连接，所述PCIe缓冲器的带宽三电平选择端与所述第二十一电阻的第一端和所述第二十二电阻的第一端连接，所述第十七电阻的第二端、所述第十九电阻的第二端以及所述第二十一电阻的第二端共接于第三电源；

所述PCIe缓冲器的第一正相时钟信号输出端与所述第一电阻的第一端连接，所述PCIe缓冲器的第一负相时钟信号输出端与所述第二电阻的第一端连接，所述第一电阻的第二端和所述第二电阻的第二端共同构成所述缓冲模块的同步时钟信号输出端；

所述PCIe缓冲器的第二正相时钟信号输出端与所述第三电阻的第一端连接，所述PCIe缓冲器的第二负相时钟信号输出端与所述第四电阻的第一端连接，所述第三电阻的第二端和所述第四电阻的第二端共同构成所述缓冲模块的第一时钟缓冲信号输出端；

所述PCIe缓冲器的第三正相时钟信号输出端与所述第五电阻的第一端连接，所述PCIe缓冲器的第三负相时钟信号输出端与所述第六电阻的第一端连接，所述第五电阻的第二端和所述第六电阻的第二端共同构成所述缓冲模块的第二时钟缓冲信号输出端；

所述PCIe缓冲器的第四正相时钟信号输出端与所述第七电阻的第一端连接，所述PCIe缓冲器的第四负相时钟信号输出端与所述第八电阻的第一端连接，所述第七电阻的第二端和所述第八电阻的第二端共同构成所述缓冲模块的第三时钟缓冲信号输出端；

所述PCIe缓冲器的第五正相时钟信号输出端与所述第九电阻的第一端连接，所述PCIe缓冲器的第五负相时钟信号输出端与所述第十电阻的第一端连接，所述第九电阻的第二端和所述第十电阻的第二端共同构成所述缓冲模块的第四时钟缓冲信号输出端；

所述PCIe缓冲器的第一差分时钟输出信号使能端与所述第十一电阻的第一端连接，所述第十一电阻的第二端为所述缓冲模块的第一控制端，所述PCIe缓冲器的第二差分时钟输出信号使能端与所述第十二电阻的第一端连接，所述第十二电阻的第二端为所述缓冲模块的第二控制端，所述PCIe缓冲器的第三差分时钟输出信号使能端与所述第十三电阻的第一端连接，所述第十三电阻的第二端为所述缓冲模块的第三控制端，所述PCIe缓冲器的第四差分时钟输出信号使能端与所述第十四电阻的第一端连接，所述第十四电阻的第二端为所述缓冲模块的第四控制端；

所述第十八电阻的第二端、所述第二十电阻的第二端、所述第二十一电阻的第二端、所述第二十二电阻的第二端以及所述PCIe缓冲器的接地端共接于电源地。