[实用新型]一种采用P埋层工艺制作集成IGBT器件

说明书

本实用新型公开的采用P埋层工艺制作集成IGBT器件，包括，P底衬、下隔离一(P埋层)、N+埋层、N外延、硼桥、上隔离、下隔离、外岛，所述P底衬上端设置有N+埋层，所述N+埋层上端设置有下隔离一(P埋层)，所述下隔离一(P埋层)上端设置有N外延，所述下隔离一(P埋层)的上端位于N外延的两边设置有硼桥，所述N+埋层的侧面设置有下隔离，所述N外延两边设置有上隔离，所述N外延上端设置有多晶硅。本实用新型在标准双极电路中上下对通隔离工艺的基础上，同步形成P埋层，以及上隔离硼扩散时，把P埋层通过硼桥引出表面，从而为集成纵向结构的IGBT器件提供了可能，与VDMOS器件相比，由于IGBT具有电导调制效应，与同样面积的VDMOS器件相比，电流密度大大提升。

技术领域

本实用新型涉及电子器件技术领域，特别涉及一种采用P埋层工艺制作集成IGBT器件。

背景技术

目前BCD电路中集成DMOS管主要有二类器件结构；

一类是集成横向结构的LDMOS器件，LDMOS易于在薄外延条件下形成高压器件，但由于横向LDMOS元胞密度低，只能应用于输出功率要求不高的电路，结构示意如图2；

另一类是集成纵向结构的VDMOS器件，相比LDMOS器件，纵向VDMOS元胞密度高，工艺成熟可靠，在小于100V的低压领域内具有竞争力，但对于输出功率要求更高的电路，输出管面积仍要足够大，导致整个电路版图面积居高不下，加工成本仍偏高,结构示意如图3。

实用新型内容

本实用新型要解决的技术问题是克服现有技术的缺陷，提供一种采用P埋层工艺制作集成IGBT器件，克服现有技术中的部分的技术问题。

为了解决上述技术问题，本实用新型提供了如下的技术方案：

本实用新型一种采用P埋层工艺制作集成IGBT器件，包括，P底衬、下隔离一(P埋层)、N+埋层、N外延、硼桥、上隔离、下隔离、外岛，所述P底衬上端设置有N+埋层，所述N+埋层上端设置有下隔离一(P埋层)，所述下隔离一(P埋层)上端设置有N外延，所述下隔离一(P埋层)的上端位于N外延的两边设置有硼桥，所述N+埋层的侧面设置有下隔离，所述N外延两边设置有上隔离，所述N外延上端设置有多晶硅。

优选的，所述硼桥两个，左右对称设置在N外延的两边，所述上隔离为两个对称设置在硼桥的外侧。

优选的，所述下隔离为两组且对称设置在N+埋层的两侧，所述下隔离与所述上隔离上下对称设置。

优选的，所述上隔离与硼桥之间设置有外岛，所述外岛上端均设置有N+片，所述N外延上端设置有多个N+片。

优选的，所述多晶硅为多个，且多个多晶硅等间距分布在N外延上端。

优选的，所述N+埋层的宽度大于下隔离一(P埋层)的宽度。

本实用新型所达到的有益效果是：本实用新型在标准双极电路中上下对通隔离工艺的基础上，巧妙利用下隔离注硼杂质时，同步形成P埋层，以及上隔离硼扩散时，把P埋层通过硼桥引出表面，从而为集成纵向结构的IGBT器件提供了可能，与VDMOS器件相比，由于IGBT具有电导调制效应，与同样面积的V DMOS器件相比，电流密度大大提升，可以减少输出管面积，从而使整个电路的面积降低，加工成本明显降低。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。

在附图中：

图1是本实用新型的结构示意图；

图2是背景技术的集成横向结构的LDMOS器件的结构图；

图3是背景技术的集成纵向结构的VDMOS器件的结构图。