[实用新型]分段式数模转换器

权利要求书

1.一种分段式数模转换器，用以将M+L比特结构的数字信号转换成模拟电压，其特征在于：包括高阶位转换部分、低阶位转换部分和电压加法电路；所述高阶位转换部分包括由参考电压V_REF驱动的2^M个依次串联的阻抗器Z，其用以将M位的数字信号转换成第一模拟电压V_out1；所述低阶位转换部分包括由参考电压驱动的Z-2Z结构阻抗器网络，其用以将L位的数字信号转换成第二模拟电压V_out2；所述电压加法电路用以按比例累加所述第一模拟电压V_out1和第二模拟电压V_out2，使得两个模拟电压V_out1和V_out2无缝组合。

2.如权利要求1所述的分段式数模转换器，其特征在于：所述高阶位转换部分包括逻辑解码模块、运算放大器一(U1)和具有2^M个开关的开关阵列；所述逻辑解码模块用以根据M比特高阶数据输入产生2^M个开关控制信号，所述2^M个开关控制信号用以分别控制2^M个开关的导通或者断开，且在一个转换周期中，2^M个开关只有一个导通，其它开关均断开；

2^M个阻抗器Z依次串联后的整体的一端连接参考电压V_REF，其另一端接地；2^M个开关的一端分别连接2^M个阻抗器Z的输出端，2^M个开关的另一端均连接运算放大器一的同相输入端，运算放大器一的反相输入端连接其输出端，运算放大器一的输出端输出第一模拟电压V_out1。

3.如权利要求2所述的分段式数模转换器，其特征在于：与所述地连接的所述阻抗器Z的输入端还连接至运算放大器二(U2)的同相输入端，运算放大器二(U2)的反相输入端连接其输出端，运算放大器二(U2)的输出端输出用以驱动Z-2Z结构阻抗器网络的参考电压

4.如权利要求1所述的分段式数模转换器，其特征在于：所述低阶位转换部分包括运算放大器三(U3)和具有L个单刀双掷开关的开关阵列；所述L位的数字信号分别用以控制L个单刀双掷开关的开关控制信号；

L个单刀双掷开关均具有一个动端和两个不动端，L个单刀双掷开关的两个不动端均分别连接运算放大器三(U3)的同相输入端和反相输入端；L个单刀双掷开关的动端均连接Z-2Z结构阻抗器网络；

Z-2Z结构阻抗器网络包括L-1个阻抗器Z和L个阻抗器2Z；L-1个阻抗器Z依次串联，且依次串联后的整体的一端连接参考电压其另一端连接运算放大器三(U3)的同相输入端；L个阻抗器2Z依次并联，且L个阻抗器2Z分别连接L个单刀双掷开关的动端；

运算放大器三的输出端输出第二模拟电压V_out2；运算放大器三的输出端还连接反馈阻抗器Z1后连接其反相输入端。

5.如权利要求4所述的分段式数模转换器，其特征在于：所述运算放大器三的输出端和其反相输入端之间还连接有放电开关一(SW1)，所述放电开关一(SW1)与反馈阻抗器Z1并联。

6.如权利要求4所述的分段式数模转换器，其特征在于：所述低阶位转换部分还包括放电开关二(SW2)，所述放电开关二为单刀双掷开关，其动端连接Z-2Z结构阻抗器网络的阻抗器Z，其两个动端分别连接参考电压和地。

7.如权利要求1所述的分段式数模转换器，其特征在于：所述电压加法电路包括运算放大器四(U4)、匹配电阻一(R1)、匹配电阻二(R2)、匹配电阻三(R3)和匹配电阻四(R4)；

第一模拟电压V_out1连接匹配电阻三后连接运算放大器四的同相输入端，第二模拟电压V_ou2连接匹配电阻一后连接运算放大器四的反相输入端，运算放大器四的输出端连接匹配电阻二后连接其反相输入端，运算放大器四的同相输入端连接匹配电阻四后接地；

所述运算放大器四的输出端输出分段式数模转换器的模拟电压V_DAC。