[实用新型]一种容量为512k×32bit的非气密三维封装SRAM存储器

权利要求书

1.一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，包括引线框架(3)和四片256k×16bit的SRAM芯片(1)，四片SRAM芯片(1)依次堆叠设置于引线框架(3)上，上端三层SRAM芯片下表层设有接SRAM芯片引脚的铜箔电引层(2)，相邻两个SRAM芯片之间通过固态胶膜(4)粘接，四片SRAM芯片(1)四周外侧设有灌封胶层(5)，灌封胶层(5)外侧设有外部金属镀化层引线(6)，上端三层SRAM芯片(1)上的铜箔电引层(2)与外部金属镀化层引线(6)连通，最下端的SRAM芯片的引脚直接与外部金属镀化层引线(6)连通，引线框架(3)上设有外引线(7)，外引线(7)连通至外部金属镀化层引线(6)。

2.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，外部金属镀化层引线(6)外侧设有包覆层。

3.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，外引线(7)通过引线框架(3)上的插槽固定在引线框架(3)上。

4.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，由下至上依次堆叠的四层SRAM芯片，分别为第1层SRAM芯片、第2层SRAM芯片、第3层SRAM芯片和第4层SRAM芯片；上端三层层SRAM芯片的数据线通过外部金属镀化层引线和铜箔电引层(2)连通至引出线，最下端一层SRAM芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线，形成模块的DQ0-DQ15数据线；四层SRAM芯片的数据线最后通过引出线汇集，通过四片SRAM芯片的数据线连通；

第1层SRAM芯片的数据线和第2层SRAM芯片的数据线连接，通过同一条外部金属镀化层引线(6)连接至同一外引线(7)；第3层SRAM芯片的数据线和第4层SRAM芯片的数据线连接，通过同一条外部金属镀化层引线(6)连接至同一外引线(7)；第1层SRAM芯片的片选线和第3层SRAM芯片的片选线连接，通过同一条外部金属镀化层引线(6)连接至同一外引线(7)；第2层SRAM芯片的片选线和第4层SRAM芯片的片选线连接，通过同一条外部金属镀化层引线(6)连接至同一外引线(7)；

四片SRAM芯片的地址线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的字节/字选择信号线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的写控制线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的电源线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的地线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的输出使能线通过外部金属镀化层引线接至同一个引出线。

5.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，铜箔电引层采用SR16M32VS4R1-1铜箔或SR16M32VS4R1-2铜箔。

6.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，外引线采用扁平引线-H4外引线。

7.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，引线框架采用B-SR16M32VS4R1框架。

8.根据权利要求1所述的一种容量为512k×32bit的非气密三维封装SRAM存储器，其特征在于，灌封胶层采用环氧树脂胶；外部金属镀化层引线采用镀镍、镍或金复合层。