[实用新型]波峰因数降低电路和用于执行波峰因数降低的系统有效
| 申请号： | 201920214113.X | 申请日： | 2019-02-19 |
| 公开（公告）号： | CN209949076U | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | J·C·坎普 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H03H17/02 | 分类号： | H03H17/02 |
| 代理公司： | 11038 中国国际贸易促进委员会专利商标事务所 | 代理人： | 张小稳 |
| 地址： | 美国马*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数字滤波器 输出 波峰因数 电路 输出信号 信号提供 限幅 配置 产生输出信号 多路复用器 偶数样本 奇数样本 求和 缩放 交错 | ||
1.一种波峰因数降低电路，其特征在于，该波峰因数降低电路用于至少部分地基于输入信号提供交错输出，所述波峰因数降低电路包括：
第一数字滤波器，被配置为至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来提供第一数字滤波器输出；
第二数字滤波器，被配置为至少部分地基于限幅的输入信号来提供第二数字滤波器输出；和
多路复用器，被配置为接收所述第一数字滤波器输出和所述第二数字滤波器输出并产生输出信号，其中所述输出信号的偶数样本选自所述第一数字滤波器输出，并且其中所述输出信号的奇数样本选自所述第二数字滤波器输出。
2.根据权利要求1所述的波峰因数降低电路，其特征在于，所述第二数字滤波器包括中心延迟电路。
3.根据权利要求1所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括削波电路以至少部分地基于所述输入信号产生所述限幅的输入信号。
4.根据权利要求1所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括缩放器电路，所述缩放器电路被配置为使所述输入信号加倍以产生所述缩放的输入信号。
5.根据权利要求4所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括否定电路，所述否定电路被配置为接收所述限幅的输入信号并产生所述否定限幅的输入信号。
6.根据权利要求4所述的波峰因数降低电路，其特征在于，所述波峰因数降低电路还包括求和器电路，以至少部分地基于所述否定限幅的输入信号和所述缩放的输入信号之和产生求和信号，其中所述求和信号被提供给所述第一数字滤波器。
7.根据权利要求1所述的波峰因数降低电路，其特征在于，所述第一数字滤波器包括插值滤波器。
8.一种用于执行波峰因数降低的系统，其特征在于，该系统包括：
用于执行第一数字滤波器的构件，该构件至少部分地基于由缩放的输入信号和否定限幅的输入信号之和形成的求和信号来产生第一滤波器输出信号；
用于执行第二数字滤波器的构件，该构件至少部分地基于限幅的输入信号产生第二滤波器输出信号；和
用于交错所述第一滤波器输出信号和所述第二滤波器输出信号以产生降低的波峰因数输出信号的构件。
9.根据权利要求8所述的用于执行波峰因数降低的系统，其特征在于，用于执行第二数字滤波器的构件包括中心延迟电路。
10.根据权利要求8所述的用于执行波峰因数降低的系统，其特征在于，该系统还包括用于使所述输入信号加倍以产生所述缩放的输入信号的构件。
11.根据权利要求8所述的用于执行波峰因数降低的系统，其特征在于，该系统还包括用于至少部分地基于所述输入信号产生所述限幅的输入信号的构件。
12.根据权利要求8所述的用于执行波峰因数降低的系统，其特征在于，该系统还包括用于至少部分地基于所述否定限幅的输入信号和所述缩放的输入信号的总和来产生求和信号的构件，其中所述求和信号被提供给所述第一数字滤波器。
13.根据权利要求8所述的用于执行波峰因数降低的系统，其特征在于，执行所述第一数字滤波器包括插入所述求和信号以增加所述求和信号的采样率。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920214113.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：射频收发电路及多通道射频收发器
- 下一篇：一种频率稳定的方波发生电路
