[实用新型]可软件定义的存算一体芯片和电子设备

说明书

本实用新型提供了一种可软件定义的存算一体芯片，该可软件定义的存算一体芯片的闪存处理阵列包括用于分别执行不同模拟向量‑矩阵乘法运算的多个闪存处理子阵列，可编程算术运算模块包括用于分别实现不同算术运算的多个可编程算术运算单元，控制模块根据实际应用的配置信息与有限状态机信息对存算一体芯片中各模块进行组合配置，实现芯片中电路结构的动态配置，使芯片能够根据实际任务灵活调节芯片的电路结构，且ADC、DAC、寄存器、可编程算术运算单元等外围电路能够实现复用，进而减小了电路面积，适应集成化、小型化的需要，并有效降低了芯片成本。

技术领域

本实用新型涉及半导体集成电路领域，尤其涉及一种可软件定义的存算一体芯片。

背景技术

闪存是一种非易失性存储器，其通过调控闪存晶体管的阈值电压来实现数据的存储。根据闪存晶体管和阵列结构的不同，闪存主要分为NOR-型闪存和NAND-型闪存。 NAND-型闪存的读写以页和块为单位，其容量大、成本低，广泛应用于大规模独立式存储器；NOR-型闪存支持数据的随机存取，与NAND-型闪存相比，密度较低、容量较小、成本较高，主要应用于嵌入式存储器。

近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存内计算 (Computing-In-Memory,CIM)芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。

现有存算一体芯片架构的一经定制，其电路结构即被固定下来，不能根据实际任务进行灵活调节，且电路模块不能实现共享，导致电路面积大，不能适应集成化、小型化的需要。

实用新型内容

有鉴于此，本实用新型提供了一种可软件定义的存算一体芯片和设备，通过采用多个闪存处理子阵列、多个可编程算术运算单元以及控制模块配合，根据实际应用需求对芯片的电路结构进行动态配置，能够根据实际任务进行灵活调节，且ADC、DAC、寄存器、可编程算术运算单元等外围电路能够实现复用，进而减小了电路面积，适应集成化、小型化的需要。

为了实现上述目的，本实用新型采用如下技术方案：

第一方面，提供一种可软件定义的存算一体芯片，包括：闪存处理阵列、可编程算术运算模块以及与该闪存处理阵列和该可编程算术运算模块连接的控制模块，

该闪存处理阵列包括用于分别执行不同模拟向量-矩阵乘法运算的多个闪存处理子阵列；

该可编程算术运算模块包括用于分别实现不同算术运算的多个可编程算术运算单元；

该控制模块根据配置信息对多个闪存处理子阵列和多个可编程算术运算单元进行组合配置，实现芯片中电路结构的动态配置。

进一步地，可软件定义的存算一体芯片还包括：

输入接口模块，用于接收外部输入数据；

输入寄存器堆，连接该输入接口模块，用于存储该外部输入数据或待处理数据；

数模转换模块，输入端连接该输入寄存器堆，输出端连接该闪存处理阵列，用于将该外部输入数据或待处理数据转换为模拟信号并输至该闪存处理阵列，该闪存处理阵列对该模拟信号进行模拟向量-矩阵乘法运算并输出运算结果；

模数转换模块，输入端连接该闪存处理阵列，输出端连接该可编程算术运算模块，用于将该模拟向量-矩阵乘法运算结果转换为数字信号并输至该可编程算术运算模块，该可编程算术运算模块对该数字信号进行算术运算并输出算术运算结果；

输出寄存器堆，连接该可编程算术运算模块和该输入寄存器堆，用于暂存该算术运算结果，并将该算术运算结果输出或作为该待处理数据输至该输入寄存器堆；

输出接口模块，连接该输出寄存器堆，接收该输出寄存器堆的输出数据，并将该输出数据向外输出；