[实用新型]一种用于视频去隔行的帧场图像缓存及访问电路

说明书

一种用于视频去隔行的帧场图像缓存及访问电路,其特征在于，包括输入视频场信号缓存电路，参考帧缓存及访问电路和视频后处理去隔行电路，所述输入视频场信号缓存电路与视频后处理去隔行电路相连，所述参考帧缓存及访问电路与视频后处理去隔行电路相连，所述参考帧缓存及访问电路用于运动估计和运动补偿。本实用新型电路能够最小化视频后处理电路的参考帧缓存访问时延，避免视频数据输入停顿；降低控制电路复杂度；降低帧缓存的访问频率和数据接口时钟频率，减小帧缓存相关电路功耗。

[技术领域]

本实用新型涉及视频去隔行技术领域，具体涉及一种用于视频去隔行的帧场图像缓存及访问电路。

[背景技术]

帧缓存与访问技术在数字视频编码、传输、解码、回放相关产品中广泛使用。在视频解码完成后回放前的视频后处理阶段，帧率或视频图像分辨率的改变、隔行图像向逐行图像的转换都需要利用帧缓存存储回放显示图像，并将该缓存帧作为参考帧用于新的回放帧计算。

现有设计的帧缓存和访问技术主要基于视频图像的像素访问，即帧缓存的数据操作最小粒度为单个像素。一个像素块的帧缓存写入或读出需要较多时钟周期完成，例如一个8x8像素块的读写均需要64个时钟周期。部分参考设计采用了帧缓存结合串联的像素行FIFO缓存，以保证帧图像的同一列连续多个像素同时输出到视频后处理电路，通过多个FIFO的并行输出减小帧缓存的读出操作频率。

现有技术存在以下缺陷：

(1)以像素为单位的帧缓存访问造成帧缓存存储器的访问频率过高

如图1所示，对于一个块尺寸为8x8像素,参考帧搜索范围为在x和y方向均为-16～+16的设计，搜索区范围为40x40。每次处理像素块切换到相邻右侧块时，以块为中心的搜索区需要读取5个块新的像素值，即320个像素。对于平均64个像素输入时钟周期的块处理时间，相当于缓存帧需要以320/64＝5倍的像素时钟频率读访问帧缓存。对于单端口SRAM缓存设计，高时钟频率造成功耗增加，同时制约视频分辨率的提升。

(2)以像素为单位的帧缓存访问造成视频后处理电路本地存储增高

如图1所示，在每个块的处理周期内，搜索窗右侧需要读入5个块的像(图中选线框内的块)，即8x40像素，但靠上的4个块为当前视频图像处理过程中已读入过的像素块。如果为了减小帧缓存访问频率而本地缓存靠上的4块，每个块处理周期从帧缓存读入像素减小为一个块，即图中打钩标记的块。但视频处理电路内部需要缓存多个条带的像素(上图例中需要缓存4个条带(条带定义为帧或场图像的一行像素块)和5个块的像素)，造成电路面积和功耗开销显著上升。相对而言，视频处理基于IP或片外缓存，如FIFO、SRAM、SDRAM等，在功耗和电路面积方面优势更高。

(3)以像素为单元读写帧缓存结合像素行FIFO缓存造成视频处理停顿

部分参考设计在参考帧缓存与视频处理电路之间配置像素行的FIFO缓存。FIFO的存储数据深度为图像的行宽度，即每个FIFO可保存一行像素。同一条带内的块处理过程中，参考像素可按列自动输入，视频输入控制简化。但当处理像素块切换到下一条带，向像素行FIFO导入新条带数据需要大量数据缓冲时间，造成视频处理停顿，处理效率降低。基于像素行FIFO缓存的设计以像素为单位读写帧缓存，视频后处理电路相应地以像素时钟驱动，时钟频率较高。高复杂度的计算须分割为多时钟周期实现，造成电路设计复杂度和实现成本增加。

[实用新型内容]