[实用新型]3D堆叠装置

说明书

本公开的示例描述了3D堆叠装置。3D堆叠装置包括沿垂直方向堆叠的多个半导体芯片，使得在堆叠中每个芯片在上方、下方或上方和下方处结合到芯片。在一个实施例中，每个芯片是相同的——例如，具有在所述芯片中以相同构造设置的相同电路。所述3D堆叠装置通过将所述芯片分成多个条带来提供冗余逻辑层，这些条带通过芯片间桥接互连。例如，所述3D堆叠装置可以包括三个堆叠的芯片，其被分成三个不同的条带，其中每个条带包括每个所述芯片中的一部分。只要条带中只有一个部分是非功能性的，所述芯片间桥接就允许所述条带中的所述其他部分接收和路由数据。

技术领域

本公开总体涉及在包含多个芯片的3D堆叠装置中提供冗余。

背景技术

现场可编程门阵列(FPGAs)可以被封装成2.5D的封装，其中FPGAs被设置在一个共同的衬底或中介层(interposer)上。也就是说，将FPGAs以并排方式结合到中介层的相同表面上。中介层通常是无源的(例如，不包括诸如晶体管之类的有源组件)包括用于使 FPGAs彼此耦接的数据路径。此外，所述封装可能包括一个额外或冗余的FPGA来改善良品率(yield)。这是因为，由于生产缺陷，其中一个FGPAs可能无功能的。因此，所述封装可能包括4个FPGA，但宣传的是具有一个冗余的FPGA的3-FPGA系统，。只要封装中的一个FPGA有缺陷(直到FPGA被安装在中介层上并被测试之前无法确定)，所述封装可以作为3-FPGA系统出售。如果测试后发现多个FPGAs有缺陷，则所述封装可能被丢弃或作为不同的系统出售。

实用新型内容

本公开描述了用于配置3D堆叠装置以提供至少一个冗余逻辑层的技术。一个示例是 3D堆叠装置，其包括彼此垂直堆叠的多个半导体芯片，其中多个芯片中的每一个被逻辑地划分为相同数量的部分，并且其中同一芯片中的每个部分通过芯片间桥接与相邻部分隔开。列中的多个芯片中的每个芯片的相应部分被分组在一起以形成第一条带，其中第一条带中的相应部分包括去激活部分和第一激活部分。与第一条带邻接的至少一个芯片间桥接被配置为将数据从相邻条带中的第二激活部分路由到第一条带中的第一激活部分，其中第二激活部分与去激活部分在同一芯片中，但在与所述第一激活部分不同的芯片中。

该示例可以具有以下特征中的一个或多个：

所述相邻条带包括不同的去激活部分，其中与所述相邻条带邻接的至少一个芯片间桥接被配置为围绕所述不同的去激活部分路由数据，并且其中所述第一条带和所述相邻条带最多只有一个去激活部分。

所述第一条带中的所述相应部分具有相同的电路。

所述第一条带中的所述相应部分具有与所述相邻条带中的所述部分相同的电路。

所述第一条带中的所述相应部分具有与所述相邻条带中的所述部分不同的电路，其中所述相邻条带中的所述部分具有相同的电路。

所述芯片间桥接中的每一个均包括到相邻芯片的通孔。

所述多个芯片包括至少三个芯片，其中所述多个芯片的中部芯片中的芯片间桥接包括到上部芯片的第一连接、到下部芯片的第二连接以及将所述中部芯片内的相邻部分耦接在一起的第三连接，其中所述中部芯片中的所述芯片间桥接被配置成使得所述第一连接、第二连接和第三连接中只有一个连接可操作用于在所述3D堆叠装置的工作期间传输数据。

所述中部芯片中的所述芯片间桥接包括用于驱动所述第一连接的第一驱动器、用于驱动所述第二连接的第二驱动器以及设置在所述第三连接上的多路复用器，其中在所述中部芯片中的所述芯片间桥接被配置为在运行时，数据仅流经所述第一驱动器和所述第二驱动器中的一个。

其特征在于，所述中部芯片被配置为使得在运行期间，从所述下部芯片和所述上部芯片中的一个接收的数据通过所述多路复用器流到所述中部芯片内的相邻部分中的一个。