[实用新型]一种联锁计算机开出板电路

权利要求书

1.一种联锁计算机开出板电路，其特征在于：包括总线接口P1、前级控制电路和后级开出电路，所述总线接口P1与前级控制电路连接，所述前级控制电路和后级开出电路连接；

所述总线接口P1用于实现开出板电路与联锁计算机的通信；

所述前级控制电路用于控制开出板电路的工作模式并缓存开出板电路的输出数据；

所述后级开出电路用于将开关量信号输出至联锁机采集驱动板的开关量输入接口内。

2.根据权利要求1所述的联锁计算机开出板电路，其特征在于：所述总线接口P1采用56脚标准STD总线接口。

3.根据权利要求1所述的联锁计算机开出板电路，其特征在于：所述前级控制电路包括工作模式控制芯片U1、输出通道控制芯片U2、输出模式控制芯片U3及开关量数据缓存芯片U4，所述工作模式控制芯片U1采用芯片54LS688，所述输出通道控制芯片U2采用芯片54LS138，所述输出模式控制芯片U3采用芯片54LS00，所述开关量数据缓存芯片U4采用芯片54LS373，所述工作模式控制芯片U1的引脚1、引脚2、引脚4、引脚6、引脚8、引脚11和引脚13均与总线接口P1连接，所述工作模式控制芯片U1的引脚3、引脚5、引脚7、引脚9、引脚12、引脚14和引脚16均与板上跳线接口P2连接，所述工作模式控制芯片U1的引脚19分别与输出通道控制芯片U2的引脚4、输出模式控制芯片U3的引脚9和输出模式控制芯片U3的引脚10连接，所述输出通道控制芯片U2的引脚3、引脚2、引脚1和引脚5均与总线接口P1连接，所述输出通道控制芯片U2的引脚15、引脚14、引脚13、引脚12、引脚11、引脚10、引脚9和引脚7均与后级开出电路连接，所述输出模式控制芯片U3的引脚1和引脚2相互连接后分别与输出通道控制芯片U2的引脚5和总线接口P1连接，所述输出模式控制芯片U3的引脚4和引脚5相互连接后与总线接口P1连接，所述输出模式控制芯片U3的引脚8和引脚13连接，所述输出模式控制芯片U3的引脚12和引脚6相互连接后与开关量数据缓存芯片U4的引脚1连接，所述输出模式控制芯片U3的引脚3和开关量数据缓存芯片U4的引脚11连接，所述输出模式控制芯片U4的引脚3、引脚4、引脚7、引脚8、引脚13、引脚14、引脚17和引脚18均与总线接口P1连接，所述输出模式控制芯片U4的引脚2、引脚5、引脚6、引脚9、引脚12、引脚15、引脚16和引脚19均与后级开出电路连接。

4.根据权利要求3所述的联锁计算机开出板电路，其特征在于：所述后级开出电路包括芯片U5、芯片U6、芯片U7、芯片U8、芯片U9、芯片U10、芯片U11和芯片U12，所述芯片U5、芯片U6、芯片U7、芯片U8、芯片U9、芯片U10、芯片U11和芯片U12均采用开关量输出数据芯片54LS374，所述芯片U5至芯片U12的引脚3均与开关量数据缓存芯片U4的引脚2连接，所述芯片U5至芯片U12的引脚4均与开关量数据缓存芯片U4的引脚5连接，所述芯片U5至芯片U12的引脚7均与开关量数据缓存芯片U4的引脚6连接，所述芯片U5至芯片U12的引脚8均与开关量数据缓存芯片U4的引脚9连接，所述芯片U5至芯片U12的引脚13均与开关量数据缓存芯片U4的引脚12连接，所述芯片U5至芯片U12的引脚14均与开关量数据缓存芯片U4的引脚15连接，所述芯片U5至芯片U12的引脚17均与开关量数据缓存芯片U4的引脚16连接，所述芯片U5至芯片U12的引脚18均与开关量数据缓存芯片U4的引脚19连接，所述芯片U5的引脚11与输出通道控制芯片U2的引脚15连接，所述芯片U6的引脚11与输出通道控制芯片U2的引脚14连接，所述芯片U7的引脚11与输出通道控制芯片U2的引脚13连接，所述芯片U8的引脚11与输出通道控制芯片U2的引脚12连接，所述芯片U9的引脚11与输出通道控制芯片U2的引脚11连接，所述芯片U10的引脚11与输出通道控制芯片U2的引脚10连接，所述芯片U11的引脚11与输出通道控制芯片U2的引脚9连接，所述芯片U12的引脚11与输出通道控制芯片U2的引脚7连接，所述芯片U5、芯片U6、芯片U7、芯片U8、芯片U9、芯片U10、芯片U11和芯片U12的输出端均连接有联锁机采集驱动板的开关量输入接口。