[实用新型]一种基于FPGA的二极管阵列在线同步控制系统有效

专利信息
申请号: 201920424727.0 申请日: 2019-03-29
公开(公告)号: CN210090669U 公开(公告)日: 2020-02-18
发明(设计)人: 魏蕾;胥文泉;教亚飞;徐先武 申请(专利权)人: 湖南赛博诺格电子科技有限公司
主分类号: G01S13/00 分类号: G01S13/00;G01S7/02;G05B19/042
代理公司: 长沙国科天河知识产权代理有限公司 43225 代理人: 邱轶
地址: 410000 湖南省长沙市高新开发*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga 二极管 阵列 在线 同步 控制系统
【权利要求书】:

1.一种基于FPGA的二极管阵列在线同步控制系统,其特征在于,包括至少一个设备,所述设备包括阵列面板和控制面板,所述阵列面板与所述控制面板叠置在一起,并通过I/O接口连接器物理连接;其中所述控制面板上集成有:

逻辑接口单元,用于接收来自于上位机的二极管阵列的编码信息和逻辑状态编码指令,并将所述编码信息和逻辑状态编码指令转换为串行数据输出;

FPGA控制单元,接收并解析所述串行数据,对所述串行数据进行分频同时转换为并行数据并缓存;接收外部触发信号并输出;并根据并行数据中的逻辑状态编码指令对同步触发单元发出触发脉冲后的更新信号互联后随所述编码信息一同输出;

所述同步触发单元,发出触发脉冲,并根据触发脉冲将所述触发信号同步并输出;

驱动增强单元,根据互联的更新信号及编码信息输出控制信号,以增强I/O接口连接器驱动能力;

所述I/O接口连接器,将驱动能力增强的控制信号输出;

所述阵列面板上集成有:

I/O接口连接器,将驱动能力增强的控制信号输入;

二极管阵列单元,接收并在驱动能力增强的控制信号作用下动作。

2.根据权利要求1所述的基于FPGA的二极管阵列在线同步控制系统,其特征在于,所述设备之间形级联结构;所述级联结构中包括一个主设备和至少一个从设备;所述主设备的通过I/O接口连接器与所有从设备的I/O接口连接器分别连接;所述主设备的同步触发单元与所有从设备的同步触发单元连接。

3.如权利要求2所述的基于FPGA的二极管阵列在线同步控制系统,其特征在于,其中一个所述设备为主设备,其余均为从设备,主设备与从设备的构架相同,所述主设备的主I/O接口连接器和主同步触发单元各自与所述从设备的从I/O接口连接器和从同步触发单元连接;

主逻辑接口单元,接收来自于上位机的二极管阵列的编码信息和逻辑状态编码指令,并将所述编码信息和逻辑状态编码指令转换为串行数据输出给主FPGA控制单元;

主FPGA控制单元,接收并解析所述串行数据,对所述串行数据进行分频同时转换为并行数据并缓存,通过主I/O接口连接器和从I/O接口连接器分发给从FPGA控制单元;接收外部触发信号并输出给主同步触发单元;

主同步触发单元,发出触发脉冲,并根据触发脉冲将所述触发信号同步后反馈给主FPGA控制单元,通过从同步触发单元将同步的所述触发信号反馈给从FPGA控制单元;

主FPGA控制单元,还根据并行数据中的逻辑状态编码指令对接收的更新信号互联后随所述编码信息一同输出给主驱动增强单元;

从FPGA控制单元,根据并行数据中的逻辑状态编码指令对从同步触发单元的更新信号互联后随所述编码信息一同输出给从驱动增强单元;

主驱动增强单元,根据互联的更新信号及编码信息输出主控制信号,以增强主I/O接口连接器驱动能力;

从驱动增强单元,根据互联的更新信号及编码信息输出主控制信号,以增强从I/O接口连接器驱动能力;

主I/O接口连接器,根据主控制信号将主驱动能力增强的主控制信号输出;

从I/O接口连接器,根据从控制信号将主驱动能力增强的从控制信号输出;

主二极管阵列单元,接收并在驱动能力增强的主控制信号作用下动作;

从二极管阵列单元,接收并在驱动能力增强的从控制信号作用下动作;实现主二极管阵列单元及从二极管阵列单元的同步控制。

4.根据权利要求2所述的基于FPGA的二极管阵列在线同步控制系统,其特征在于,所述设备包括一个主设备和至少两个从设备;

所述主设备包括主控制板,所述主控制板上集成有所述逻辑接口单元、FPGA控制单元、同步触发单元、I/O接口连接器;分别作为主逻辑接口单元、主FPGA控制单元、主同步触发单元、主I/O接口连接器;

所述从设备包括从控制板和所述阵列面板,所述阵列面板上集成有所述二极管阵列单元,所述从控制板上集成有所述FPGA控制单元、同步触发单元、I/O接口连接器、驱动增强单元;分别作为从FPGA控制单元、从同步触发单元、从I/O接口连接器、从驱动增强单元;

所述主I/O接口连接器与所有所述从I/O接口连接器均连接,用于主FPGA控制单元实现将通过主逻辑接口单元接收的来自于上位机的二极管阵列单元的编码信息及逻辑状态编码指令同步分发给从FPGA控制单元;

所述主同步触发单元与所有所述从同步触发单元均连接;用于将触发信号同步后分发给从同步触发单元;

所述从FPGA控制单元,根据所有从设备的二极管阵列单元的逻辑状态编码指令对所述从同步触发单元的更新信号互联后,并与该从FPGA控制单元所属的从设备包含的二极管阵列单元的编码信息一并输出给从驱动增强单元;

所述从驱动增强单元,根据互联的更新信号及编码信息输出控制信号,以增强从I/O接口连接器驱动能力;

从I/O接口连接器,将驱动能力增强的控制信号输出;

二极管阵列单元,接收并在驱动能力增强的控制信号作用下动作,实现同步控制。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南赛博诺格电子科技有限公司,未经湖南赛博诺格电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201920424727.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top