[实用新型]半导体封装结构

说明书

本申请公开一种半导体封装结构，包括：具有相对的第一表面和第二表面的半导体芯片；所述半导体芯片在所述第二表面设有焊盘；所述焊盘具有靠近所述第一表面的第三表面；所述半导体芯片在所述第一表面形成有容纳腔，所述容纳腔朝向所述焊盘延伸直至所述第三表面；与所述焊盘的第三表面直接接触的焊球，所述焊球至少部分位于所述容纳腔内。本申请所提供的半导体封装结构，能减小封装结构的总厚度，同时，降低制作成本，节约制作时间，提高工作效率。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体封装结构。

背景技术

本部分的描述仅提供与本申请公开相关的背景信息，而不构成现有技术。

BSI wafer(背照式硅晶圆)是一种常用的半导体芯片材料。由背照式硅晶圆制成的半导体芯片，焊盘设置在半导体芯片的背面。在封装所述半导体芯片时通常采取基于TSV(Through Silicon Vias，穿过硅片通道)的技术。

TSV技术在硅刻蚀后，需要对半导体芯片进行金属填孔或孔壁沉积金属，然后进行RDL(重布线层)，最后再进行WB(引线键合)或植球的工艺。其中，采用金属填孔3的半导体封装结构如图1所示，采用孔壁沉积金属4的半导体封装结构如图2所示。金属填孔3和孔壁沉积金属4均是为了使引线键合或植球工艺中的焊球与所述焊盘形成电连接。

然而，由于进行引线键合或植球工艺时，需要将焊球置于半导体芯片的正面，导致此种封装结构的厚度较大。并且制造此种封装结构所需步骤繁杂，相应的材料成本和时间成本较高。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

实用新型内容

申请人研究发现，对于由BSI wafer制成的半导体芯片，TSV技术中需要进行金属填孔或孔壁沉积金属，其硅刻蚀的开窗尺寸与开窗的深度有关，对背景技术中所述半导体芯片进行硅刻蚀时，开窗尺寸不超过30×30um。且若增大开窗尺寸，进行金属填孔或孔壁沉积金属这一步骤的材料成本和时间成本将进一步增大。

鉴于现有技术的不足，本申请的目的是提供一种半导体封装结构，以能够至少解决以上问题之一。

为达到上述目的，本申请采用如下技术方案：

一种半导体封装结构，包括：

具有相对的第一表面和第二表面的半导体芯片；所述半导体芯片在所述第二表面设有焊盘；所述焊盘具有靠近所述第一表面的第三表面；所述半导体芯片在所述第一表面形成有容纳腔，所述容纳腔朝向所述焊盘延伸直至所述第三表面；

与所述焊盘的第三表面直接接触的焊球，所述焊球至少部分位于所述容纳腔内。

作为一种优选的实施方式，所述容纳腔至少部分与所述焊盘对齐。

作为一种优选的实施方式，所述焊盘的面积大于或等于所述容纳腔的面积，所述焊盘的第三表面将所述容纳腔的一侧封堵。

作为一种优选的实施方式，相对于焊盘，在同一高度处，所述容纳腔的尺寸大于或等于所述焊球的尺寸。

作为一种优选的实施方式，所述容纳腔的截面为圆形，所述容纳腔的直径≥50um。

作为一种优选的实施方式，所述容纳腔的截面为矩形，所述容纳腔的边长≥50um。

作为一种优选的实施方式，在所述半导体芯片厚度大于或等于所述焊球与焊盘的总厚度的情况下，所述焊球完全位于所述容纳腔内，所述半导体封装结构的厚度和所述半导体芯片的厚度相等。