[实用新型]一种阵列基板及显示面板

说明书

本实用新型公开了一种阵列基板，在阵列基板的像素单元内包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一源极、第一栅极以及第一漏极，第二薄膜晶体管包括第二源极、第二栅极以及第二漏极，第一漏极与第一栅极的交叠面积的理论值S1′与第二漏极与第二栅极的交叠面积理论值S2′之和S′与第一漏极与第一栅极的交叠面积实际值S1和第二漏极与第二栅极的交叠面积实际值S2之和S相等，由于各个薄膜晶体管内的栅极与漏极之间的交叠面积总和保持不变，则每个像素中的寄生电容(Cgd)总值亦始终保持不变，可以在一定程度上减小由于像素电压的跳变导致画面的异常。

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术

随着薄膜晶体管-液晶显示技术的发展和工业技术的进步，液晶显示器件生产成本日益降低、制造工艺日益完善，且因具有高响应速度，高对比度以及色彩鲜艳等特点，薄膜晶体管-液晶显示器已经成为平板显示领域的主流技术，故而解决液晶显示的技术缺点日益重要，TFT-LCD主要由阵列基板或彩膜基板组成，图1是现有技术中阵列基板中像素结构的平面示意图，其中，阵列基板包括数据线1、栅极线2和薄膜晶体管3，具体地，薄膜晶体管3包括源极31、栅极32和漏极33，当栅32为高电压时，薄膜晶体管3打开，通过数据线1给像素电极充电，当栅极32为低电压时，薄膜晶体管3关闭，像素电极的存储电压将维持到下一次薄膜晶体管3重新打开。

现有技术中，栅极32与漏极33由在不同金属层中构成，即在前后不同的工艺步骤中形成。然而在不同结构的形成过程就存在对位偏差的问题，当漏极33与栅极32沿栅极线2方向存在偏移量L时，则漏极33与栅极32的重叠区域的变化量为W*L，重叠区域的变化量对像素电极的跳变电压影响非常大。

故在上述现有技术中，存在以下缺点：同样的设计，在实际生产中，由于制程中的对位偏差，各产片的栅漏寄生电容的大小存下差异，即每个产品的公共电极层的电压需要进行的补偿值可能是不一样的，因此，目前有一种解决方案就是将漏电极沿数据线方向加长，通过增加重叠部分的面积区减少由于曝光引起的对位偏差带来的影响。但会引起功耗的增加或者像素驱动能力不足。

实用新型内容

本实用新型的目的在于提供一种阵列基板，采用dual gate设计，每个像素由两个薄膜晶体管控制，且沿数据线方向栅电极和漏电极重叠的面积沿数据线方向互补，在一定程度上可以避免由于制造过程中产生的对位偏差带来的影响。当其中一个薄膜晶体管的寄生电容(Cgd)减小时，另一个则会以相同的比例增加，由于各个薄膜晶体管内的栅极与漏极之间的交叠面积总和保持不变，则每个像素中的寄生电容(Cgd)总值亦始终保持不变，就可以在一定程度上减小由于像素电压的跳变导致画面的异常。

为实现上述目的，本实用新型采用下述技术方案：一种阵列基板，包括衬底基板，所述衬底基板上设有多个像素电极、多条数据线和多条栅极线,所述多条数据线和所述多条栅极线交叉形成多个像素单元,所述像素电极位于所述像素单元内，所述每个像素单元包括第一数据线、第二数据线、第一栅极线及第二栅极线，所述像素单元内还包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一源极、第一栅极以及第一漏极，所述第二薄膜晶体管包括第二源极、第二栅极以及第二漏极，所述第一漏极与所述第一栅极的交叠面积的理论值S1′与所述第二漏极与所述第二栅极的交叠面积理论值S2′之和S′与所述第一漏极与所述第一栅极的交叠面积实际值S1和所述第二漏极与所述第二栅极的交叠面积实际值S2之和S相等，所述第一漏极和所述第二漏极分别与所述像素电极连接。

进一步地，所述第一漏极与所述第一栅极的交叠面积S1与所述第一漏极与所述第一栅极的交叠面积的参考值S1′之差ΔS1与所述第二漏极与所述第二栅极的交叠面积S2与所述第一漏极与所述第一栅极的交叠面积的参考值S2′之差ΔS2的绝对值相等。