[实用新型]一种带复位端的低功耗主从D触发器

权利要求书

1.一种带复位端的低功耗主从D触发器，包括D触发器电路(1)，所述D触发器电路(1)用于输入信号D，输出信号Q、信号DB和信号QB；且信号D和信号DB互为逻辑非关系；输出信号Q和信号QB互为逻辑非关系；

其特征在于，主从D触发器还包括双门控电路；

所述双门控电路包括第一门控电路(2-1)和第二门控电路(2-2)；

所述第一门控电路(2-1)，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKMB：信号CKMB的逻辑非信号为信号CKM；

所述第二门控电路(2-2)，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKSB：信号CKSB的逻辑非信号为信号CKS；

双门控电路将信号CKMB和信号CKM分别加载于D触发器电路(1)的主触发器中传输门的两端、将信号CKSB和信号CKS分别加载于D触发器电路(1)的从触发器中传输门的两端，进而控制输出信号Q的状态；

且时钟信号CLK、信号D、信号Q、信号CKMB和信号CKSB满足如下关系：

2.根据权利要求1所述的一种带复位端的低功耗主从D触发器，其特征在于，

第一门控电路(2-1)包括第一POMS、第二PMOS、第三PMOS、第四PMOS、第五PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS和第五NMOS；

第一NMOS的栅极与CLK信号输出端电气连接，第一NMOS的源极同时与第二NMOS和第三NMOS的漏极电气连接，第一NMOS的漏极同时与第一POMS、第二PMOS和第三PMOS的源极电气连接、且第一NMOS的漏极作为CKMB信号输出端；

第二NMOS的栅极与DB信号输出端电气连接、第二NMOS的源极与第四NMOS的漏极电气连接；第四NMOS的栅极与Q信号输出端电气连接、第四NMOS的源极接地；

第三NMOS的栅极与D信号输出端电气连接、第三NMOS的源极与第五NMOS的漏极电气连接；第五NMOS的栅极与QB信号输出端电气连接、第五NMOS的源极接地；

第一POMS的栅极与CLK信号输出端电气连接、第一POMS的漏极接V_DD；

第二PMOS的栅极与Q信号输出端电气连接、第二PMOS的漏极与第四PMOS的源极电气连接；第四PMOS的栅极与D信号输出端电气连接、第四PMOS的漏极接V_DD；

第三PMOS的栅极与QB信号输出端电气连接、第三PMOS的漏极与第五PMOS的源极电气连接；第五PMOS的栅极与DB信号输出端电气连接、第五PMOS的漏极接V_DD。

3.根据权利要求2所述的一种带复位端的低功耗主从D触发器，其特征在于，

第二门控电路(2-2)包括第六PMOS、第七PMOS、第八PMOS、第九PMOS、第十PMOS、第六NMOS、第七NMOS、第八NMOS、第九NMOS和第十NMOS；

第六PMOS的栅极与CLK信号输出端电气连接，第六PMOS的漏极同时与第七PMOS和第八PMOS的源极电气连接，第六PMOS的源极同时与第六NMOS、第七NMOS和第八NMOS的漏极电气连接、且第六PMOS的源极作为CKSB信号输出端；

第七PMOS的栅极与D信号输出端电气连接、第七PMOS的漏极与第九PMOS的源极电气连接；第九PMOS的栅极与QB信号输出端电气连接、第九PMOS的漏极接V_DD；

第八PMOS的栅极与DB信号输出端电气连接、第八PMOS的漏极与第十PMOS的源极电气连接；第十PMOS的栅极与Q信号输出端电气连接、第十PMOS的漏极接V_DD；

第六NMOS的栅极与CLK信号输出端电气连接、第六NMOS的源极接地；

第七NMOS的栅极与QB信号输出端电气连接、第七NMOS的源极与第九NMOS的漏极电气连接；第九NMOS的栅极与QB信号输出端电气连接、第九NMOS的源极接地；

第八NMOS的栅极与D信号输出端电气连接、第八NMOS的源极与第十NMOS的漏极电气连接；第十NMOS的栅极与Q信号输出端电气连接、第十NMOS的源极接地。