[实用新型]一种信号设备的三取二安全输出板

说明书

本实用新型公开了一种信号设备的三取二安全输出板，包括FPGA1、FPGA2、FPGA3和FPGA4，FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送I/O状态及控制信息；FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号。本实用新型输出板硬件和软件架构可以应用到三取二的输入板上；输出原理可以应用到二乘二取二架构上；输出板采用标准VME总线，具有标准VME总线所具有的优点。

技术领域

本实用新型属于轨道交通信号技术领域，具体涉及一种信号设备的三取二安全输出板。

背景技术

城市轨道信号设备对RAMS(Reliability Availability MaintainabilitySafety)有着最高的要求，其中安全性指标明确规定为信号系统安全设备导向危险侧的概率为10-9/h≤概率指标10-8/h(h为行车小时)，为了达到这个指标，各信号设备厂家采用各种硬件和软件的冗余措施，其中最常用的方法是三取二或二乘二取二。

如果采用三取二方式来实现，不仅要在硬件上从主机、输入、输出和通信每一个环节上要采用三取二，而且要在软件上从逻辑、输入和输出都需要采用三取二的冗余。既有的三取二系统通常只在主机上硬件和软件采用三取二措施，没有在系统的每一个环节上采用三取二措施，因此很难保证信号安全设备的需要。

实用新型内容

本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种信号设备的三取二安全输出板。

为实现上述技术目的，本实用新型采取的技术方案为：

一种信号设备的三取二安全输出板，包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，所述FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号。

为优化上述技术方案，采取的具体措施还包括：

上述的三取二安全输出板还包括FPGA5，所述FPGA1、FPGA2和FPGA3负责VME总线的数据输入输出接口通信；所述FPGA4和FPGA5与FPGA1、FPGA2和FPGA3之间通过自定义的10根信号线互连，FPGA4和FPGA5分别完成三取二表决，并相互交互信息，FPGA4和FPGA5表决一致后，由FPGA4负责驱动24通道的输出。

上述的FPGA1、FPGA2和FPGA3实现FPGA4和FPGA5的监测与通信、状态上报、VME接口；所述监测与通信为监测FPGA软狗以及通过MSI接口与FPGA4和FPGA5交换信息；所述状态上报为上报安全输出板相关信息给MPU；所述VME接口采用裁剪VME总线实现。

上述的FPGA4实现对FPGA1、FPGA2、FPGA3和FPGA5的通信、表决、驱动、反馈检测及安全关断；具体为：FPGA4通过MSI接口与FPGA1、FPGA2、FPGA3和FPGA5间的数据通讯；FPGA4采取三取二表决机制获得最终驱动信息；FPGA4负责24路继电器开关控制；FPGA4通过反馈检测电路检测到驱动输出状态；FPGA4检测到输出结果与表决结果不一致时采取整板下电措施。