[实用新型]一种应用于DC-DC电源管理芯片的快速瞬态响应电路

权利要求书

1.一种应用于DC-DC电源管理芯片的快速瞬态响应电路，包括误差放大器EA、快速瞬态相应检测电路、电感电流采样电路、采样电阻Rs、脉冲调制比较器、波形发生器、RS锁存器、死区时间控制器、驱动级电路、P型功率管PM3和N型功率管NM3，其特征在于：

所述误差放大器EA将检测反馈电压VFB和芯片内部基准电压VREF的差值并放大，输出电压V_COMP；

所述快速瞬态相应检测电路由比较器COMPA和P型MOS管PM1组成，COMPA检测VFB和VREF的差值并放大，输出V_SP并连接P型MOS管PM1的栅极；在检测到VFB下降至VREF的97.5％时，P型MOS管PM1将对误差放大器的输出V_COMP节点进行快速充电；

所述电感电流采样电路将检测采样电阻Rs上的压降，即检测电感电流，输出控制电压V_IS，控制电压V_IS连接NM1的栅极，电感电流增加时，控制电压V_IS将增加；

所述波形发生器产生两列波，分别为一列锯齿V_SLOPE波和一列方波CLK，锯齿波V_SLOPE控制NM2的栅极，方波CLK控制RS锁存器的S端；

所述脉冲调制比较器电路，两个负输入端分别接V_IS和V_SLOPE，正输入端接V_COMP电压，V_IS连接NM1的栅极，V_COMP连接P型MOS管PM2，V_SLOPE连接NM2的栅极；当V_COMP大于V_IS与V_SLOPE电压之和时，输出信号V_PWM为高电平，当V_COMP小于V_IS、V_SLOPE电压之和时，输出信号V_PWM为低电平，即产生V_PWM调制脉冲；

所述RS锁存器的输出信号V_RS在CLK下降沿到来时被置位，V_PWM上升沿到来时被复位；

所述V_RS经死区时间控制器，产生两列互不交叠的互补控制信号V_HIGH和V_LOW；控制逻辑信号V_HIGH将经过驱动级电路增强驱动，输出DRV_HIGH信号至P型功率管PM3的栅极，控制逻辑信号V_LOW将经过驱动级电路增强驱动，输出DRV_LOW信号至N型功率管的NM3的栅极。