[实用新型]功率器件和电子设备

说明书

本公开涉及一种功率器件，包括：衬底；第一外延层，设置于所述衬底上；第二外延层，设置于所述第一外延层上；多个第一体区，设置于所述第二外延层中；多个第二体区，设置于相应第一体区的下方；其中，所述多个第二体区从所述第二外延层向下延伸到所述第一外延层中，所述多个第二体区的底部位于所述第一外延层中。

技术领域

本公开涉及半导体领域，具体地，涉及一种功率器件及其制造方法以及包括这种功率器件的电子设备。

背景技术

传统功率器件(例如，VDMOS)为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。为了克服上述问题，超结功率器件(例如，超结MOSFET)越来越受到重视。超结MOSFET基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结MOSFET采用多个柱状体区替代传统功率器件中低掺杂漂移层作为电压维持层，达到提高击穿电压并降低导通电阻的目的。

超结功率器件一般可以为被划分为元胞区、过渡区和终端结构区。当击穿电压需求进一步升高到一定值时，超结功率器件的工艺控制难度提高、产品良率和可靠度变得不稳定，甚至可能发生击穿不出现在元胞区，而出现在其它区域，例如过渡区和/或终端结构区的现象。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的功率器件及其制造方法以及包括这种功率器件的电子设备。

根据本公开的一个方面，提供了一种功率器件，所述功率器件被划分为元胞区、过渡区和终端结构区，所述功率器件包括：衬底；第一外延层，设置于所述衬底之上；第二外延层，设置于所述第一外延层之上；多个第一体区，设置于所述第一外延层和所述第二外延层中；个第二体区，设置于所述过渡区和所述终端结构区内的所述第一外延层中；多个第三体区，设置于所述元胞区和所述终端结构区内的所述第一体区的上方；第四体区，设置于过渡区内的所述第一体区上方并且位于所述第二外延层中；其中，在所述过渡区和终端结构区中，所述多个第二体区中的每一个第二体区设置于所述多个第一体区中的相应一个第一体区的下方且与其接触。

其中，所述多个第一体区通过所述第一外延层和所述第二外延层彼此间隔开，所述多个第二体区通过所述第一外延层彼此间隔开。

其中，在所述终端结构区内，所述多个第三体区中的每一个第三体区分别对应地设置于所述多个第一体区中的每一个第一体区上方。

其中，在所述终端结构区内，所述多个第三体区分别设置于所述多个第一体区中的任意一个或多个第一体区上方。

其中，在所述终端结构内的多个第一体区上方间隔地形成第三体区，使得上方形成有第三体区的第一体区与上方未形成有第三体区的第一体区相邻地排列。

其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口是相对于同一条中心轴线左右对称的。

其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口不是相对于同一条中心轴线左右对称的。

其中，所述第一外延层的掺杂浓度低于所述第二外延层的掺杂浓度；所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。

其中，所述第四体区的掺杂浓度低于所述第三体区的掺杂浓度。

其中，所述第四体区的结深大于所述第三体区的结深。

其中，所述功率器件还包括形成在所述第三体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。

其中，所述第一体区、所述第二体区、所述第三体区和所述第四体区均为第二导电类型。

其中，第一导电类型为N型，第二导电类型为P型。