[实用新型]一种数据串行高速交换电路

说明书

本实用新型公开了一种数据串行高速交换电路，其特征在于，硬件结构包括ARM₁处理器、ARM₂处理器、FRAM数据存储器，ARM₁处理器、ARM₂处理器分别通过I²C数据总线和FRAM数据存储器相连，ARM₁处理器和ARM₂处理器之间分别通过INT控制线、DRDY控制线相连。本实用新型的ARM处理器间数据交换快速、可靠，硬件设计简单、可靠，生产成本低，系统调试、维护、维修、升级方便。并且由于ARM处理器带有多个UART通信接口，根据用户需求，改变产品设计方便，设计双网冗余通信控制器也很简单，从而提高了设备通信管理能力，增强了设备的适用性。实现在通信控制器中二个ARM处理器之间数据串行高速交换电路。

技术领域

本实用新型涉及一种数据串行高速交换电路，尤其涉及通信控制器中二个ARM处理器之间数据串行高速交换的实现，属于工业生产控制过程中，计算机监控装置和智能远程I/O数据采集装置的数据通信领域。

背景技术

在工业生产控制过程中，为了节约信号电缆及工程安装费用，采用智能远程I/O数据采集装置就地方式安装，并把数据采集装置通过双绞线相连组成分布式测量系统，然后通过现场通信总线把测量数据传输到控制室监控装置。由于智能远程I/O数据采集装置的测量数据是以数字量方式远程传输，具有抗干扰能力强优点，并且现场安装工程成本低，因此被工业生产过程广泛采用。

为了更好地实现计算机监控装置和智能远程I/O数据采集装置之间的数据通信，往往用通信控制器来进行中继通信服务管理。由于通信控制器一般采用双CPU工作方式，提高了数据通信的实时性和可靠性。

图1为采用传统技术的通信控制器原理框图，系统硬件结构主要由二个MCU微处理器、一个8K字节容量的双口RAM电路组成。其中，微处理器MCU₁与双口RAM的数据读写由地址总线A_0L～A_12L、数据总线D_0L～D_7L和控制线C_0L～C_4L配合完成；微处理器MCU₂与双口RAM的数据读写由地址总线A_0R～A_12R、数据总线D_0R～D_7R和控制线C_0R～C_4R配合完成。

其工作过程为：

微处理器MCU₁通过RS485现场总线网络，以主从通信方式请求得到现场智能远程I/O数据采集装置的测量数据，写到双口RAM中，微处理器MCU₂根据分布式控制系统DCS请求命令，从双口RAM中取出数据，通过相应的RS485现场总线网络传送给DCS系统。

采用这种硬件结构，系统通信数据更新时间由微处理器MCU₁从智能远程I/O数据采集装置得到测量数据决定。以通信波特率57600bps，通信方式8位数据位，1位起始位，1位校验位，1位停止位为例，一次通信64个字节的数据大约需要13毫秒时间(64*11/57600≈0.013秒)，再考虑通信超时时间余量，每台设备通信时间周期定为30毫秒，这样得到64台智能远程I/O数据采集装置的测量数据大约需要2秒种。

由于微处理器MCU₁与双口RAM采用总线连接方式，微处理器MCU₁把通信得到的数据写入双口RAM的时间可以忽略不计。但总线连接方式，微处理器MCU₁、微处理器MCU₂与8K字节容量的双口RAM的连接线分别有26根，导致PCB线路板设计复杂，线路板设计尺寸也不能做得很小，硬件成本高，并且如果应用中需要更改双口RAM的数据存储容量(比如8K字节升级到16K字节)，则硬件需要重新设计，增加产品研发周期和成本，后期产品维修也困难。

发明内容