[实用新型]一种三维I/O芯片封装结构

说明书

本实用新型公开了一种三维六面I/O芯片封装结构，属于半导体芯片封装技术领域。其包括芯片、基板（60）、引线、芯片顶部重布线和顶部输入/输出触点（20），芯片的底部固定于基板（60）的上表面，所述芯片顶部重布线设置在芯片上表面，所述顶部输入/输出触点（20）与芯片顶部重布线固连；所述基板（60）的上表面、芯片的外围设置侧部输入/输出触点（70），所述侧部输入/输出触点（70）与基板（60）固连；包封层（30）露出顶部输入/输出触点（20）和侧部输入/输出触点（70）；所述基板（60）的下表面设置底部输入/输出触点（80）。本实用新型可以实现微型化、灵活性高、电气性能卓越、高可靠性的芯片封装结构。

技术领域

本实用新型涉及一种三维I/O芯片封装结构，属于半导体封装技术领域。

背景技术

目前半导体封装行业中，应用最广泛的是引脚封装，然而引脚封装的尺寸偏大，不能满足市场上终端微型化的需求。四周扁平无引脚封装技术QFN具有尺寸小的优点，但是电极触点数量少。焊球阵列封装技术BGA的锡球数量可以做到过百，电性能优越，但是只能在封装体的底部植球，封装芯片贴合方式单一、灵活性较差。

发明内容

本实用新型的目的在于克服现有技术中存在的不足，提供一种微型化、灵活性高、电气性能卓越、高可靠性的三维I/O封装技术。

本实用新型的目的实现方式：

本实用新型一种三维I/O芯片封装结构，其包括芯片、基板、引线、芯片顶部重布线和顶部输入/输出触点，所述芯片的底部固定于基板的上表面，所述芯片顶部重布线设置在芯片上表面，所述顶部输入/输出触点与芯片顶部重布线固连，将芯片的部分电信号向上传导；

所述基板的上表面、芯片的外围设置侧部输入/输出触点，所述侧部输入/输出触点与基板固连，呈一维阵列分布于芯片的外围；

包封料覆盖基板的上方部件，将芯片、引线、芯片顶部重布线、顶部输入/输出触点和侧部输入/输出触点包封，形成包封层，并露出顶部输入/输出触点和侧部输入/输出触点；

所述基板的下表面设置底部输入/输出触点，所述底部输入/输出触点与基板固连。

可选地，本实用新型所述顶部输入/输出触点包括引脚、焊球、平面金属或金属柱体，所述侧部输入/输出触点包括引脚、焊球、平面金属或金属柱体，所述底部输入/输出触点包括引脚、焊球、平面金属或金属柱体。

可选地，本实用新型所述侧部输入/输出触点分布于芯片的外围的一侧、两侧、三侧或四周；

可选地，本实用新型所述芯片为两个或两个以上，其平铺且固定于基板上表面。

可选地，本实用新型所述芯片为两个或两个以上，其叠加且固定于基板上表面，所述芯片上下之间通过焊球或粘结剂固连。

可选地，本实用新型所述引线直接或间接连接芯片与基板。

有益效果

（1）本实用新型采用三维I/O封装技术，可根据需要，在封装体的多面分布I/O脚（触点），增强了封装体的可焊性，提高了元器件的电气性能，提供了一种封装灵活性高、电气性能卓越、高可靠性的芯片封装结构；

（2）本实用新型的封装体多面均排布I/O脚（触点），贴装方式具有灵活性，可以满足封装体与基板之间、封装体与封装体之间、封装体与模座安装槽之间的导通，减少了信号传输路程，极大提高产品、模组的集成密度，满足终端微型化、高速化、高稳定性和可靠性要求；

（3）本实用新型通过封装体的平铺或堆叠方式实现器件的多功能特性，多种安装方式可充分利用器件的空间利用率，减少闲置空间，从而实现封装体终端尺寸的微型化。

附图说明