[实用新型]一种自恢复MBUS主机总线保护电路

权利要求书

1.一种自恢复MBUS主机总线保护电路，其特征在于，包括过流保护电路，所述过流保护电路包括电流检测单元和自恢复保护单元，所述电流检测单元包括仪表差分放大电路、过流阈值门限电路和第一比较器U2A，所述仪表差分放大电路的输出端与第一比较器U2A的同相输入端相连，所述过流阈值门限电路与第一比较器U2A的反相输入端相连，所述自恢复保护单元包括自恢复延时电路和MBUS总线快速切断电路，所述自恢复延时电路包括延时阈值电路、充电电路、第二比较器U4A和第一三极管Q2，所述延时阈值电路的一端与第二比较器U4A的反相输入端相连，所述充电电路的一端与第二比较器U4A的同相输入端相连，所述延时阈值电路的另一端与充电电路的另一端相连，所述第一三极管Q2的一端与充电电路相连，第一三极管Q2的另一端与MBUS总线快速切断电路相连，所述MBUS总线快速切断电路的一端与第二比较器U4A的输出端相连，MBUS总线快速切断电路的另一端与充电电路相连。

2.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述仪表差分放大电路包括第一运算放大器U1A、第二运算放大器U1B和第三运算放大器U3A，所述第一运算放大器U1A的反相输入端与第二运算放大器U1B的反相输入端相连，所述第一运算放大器U1A的输出端与第三运算放大器U3A的同相输入端相连、第二运算放大器U1B的输出端与第三运算放大器U3A的反相输入端相连。

3.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述过流阈值门限电路包括电容C2、电阻R11、电阻R13和电阻R18，所述电阻R14接电阻R18、去耦电容C2、经限流电阻R13与第一比较器U2A的反相输入端相连。

4.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述充电电路包括第一电阻R26、第二电阻R32、第三电阻R31和电容C3，所述第一电阻R26的一端和第二电阻R32连接，所述第二电阻R32的另一端通过第三电阻R31与电容C3相连。

5.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述延时阈值电路包括依次串联的第四电阻R23、第五电阻R24和第六电阻R25。

6.根据权利要求1所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述MBUS总线快速切断电路包括第二三极管Q3、第三三极管Q4和MOS管Q1，所述第三三极管Q4的基极接MBUS总线输入端，第三三极Q4的发射极接地，所述第三三极管Q4的集电极与第二三极管Q3的基极相连，第二三极管Q3的发射极与MOS管Q1的源极相连，第二三极管Q3的集电极与MOS管Q1的栅极相连。

7.根据权利要求6所述的一种自恢复MBUS主机总线保护电路，其特征在于：还包括与过流保护电路串联的接口保护电路，所述接口保护电路包括二极管D1、双向瞬态抑制管TVS1、自恢复保险丝PPTC1和压敏电阻VDR1，所述二极管D1的阳极与所述MOS管Q1的漏极连接，所述二极管D1的阴极经所述双向瞬态抑制管TVS1接入MBUS-端，所述自恢复保险丝PPTC1接入在二极管D1的阴极和双向瞬态抑制管TVS1之间，所述压敏电阻VDR1的一端与双向瞬态抑制管TVS1的接地端连接，压敏电阻VDR1的另一端经自恢复保险丝PPTC1接入MBUS+端。

8.根据权利要求6所述的一种自恢复MBUS主机总线保护电路，其特征在于：所述第二比较器U4A与MOS管Q1之间连接有第四三极管Q5。