[实用新型]高可靠性瞬态电压抑制器

说明书

本实用新型公开一种高可靠性瞬态电压抑制器，包括第一引线、第二引线和芯片，所述第一引线、第二引线各自的端部与芯片位于环氧绝缘体内，焊片嵌入引线端部的凹槽且焊片的厚度大于凹槽的深度；芯片包括硅基片，此硅基片包括垂直方向相邻的N型掺杂区、P型掺杂区，所述P型掺杂区四周具有一沟槽，N型掺杂区进一步包括垂直方向相邻的轻掺杂N型层、重掺杂N型层，所述P型掺杂区进一步包括垂直方向相邻的轻掺杂P型层、重掺杂P型层，所述轻掺杂N型层与轻掺杂P型层接触，所述重掺杂P型层、重掺杂N型层分别位于硅基片上表面和下表面。本实用新型具有更低的钳位电压，增强了器件的抗浪涌能力，正向通流能力可以更好满足保护需求。

技术领域

本实用新型涉及一种半导体芯片，具体涉及一种高可靠性瞬态电压抑制器。

背景技术

高可靠性瞬态电压抑制器是一种用于电路保护的二极管，英文缩写为TVS，所以也称为TVS二极管.工作时，TVS二极管与被保护器件在电路中并联，当电路中有峰值电压经过时，TVS二极管被反向击穿导通，使后续器件不受高压冲击，从而达到保护的目的。

但是，一方面，现有高可靠性瞬态电压抑制器，抗浪涌能力受到器件尺寸和掺杂浓度影响，另一方面，芯片封装时定位相对较难且有短路现象；因此，如何在不改变浓度和器件尺寸下，增加抗浪涌能力和提高器件可靠性，成为本领域技术人员努力的方向。

发明内容

本实用新型提供一种高可靠性瞬态电压抑制器，该高可靠性瞬态电压抑制器在正常工作范围内，具有更低的钳位电压，增强了器件的抗浪涌能力，正向通流能力更好满足保护需求。

为达到上述目的，本发明采用的技术方案是：一种高可靠性瞬态电压抑制器，包括第一引线、第二引线和芯片，所述第一引线、第二引线各自的端部与芯片位于环氧绝缘体内，所述第一引线、第二引线各自的端部具有一凹槽，此第一引线、第二引线各自端部分别与芯片的第一金属层、第二金属层之间通过焊片电连接，所述焊片嵌入引线端部的凹槽且焊片的厚度大于凹槽的深度；

所述芯片进一步包括硅基片，此硅基片包括垂直方向相邻的N型掺杂区、P型掺杂区，所述P型掺杂区四周具有一沟槽，所述沟槽的表面覆盖有绝缘钝化保护层，此绝缘钝化保护层由沟槽底部延伸至P型掺杂区表面的边缘区域，所述P型掺杂区的上表面覆盖作为电极的第一金属层，所述N型掺杂区下表面覆盖作为另一个电极的第二金属层；

所述N型掺杂区进一步包括垂直方向相邻的轻掺杂N型层、重掺杂N型层，所述P型掺杂区进一步包括垂直方向相邻的轻掺杂P型层、重掺杂P型层，所述轻掺杂N型层与轻掺杂P型层接触，所述重掺杂P型层、重掺杂N型层分别位于硅基片上表面和下表面，所述重掺杂N型层中心处具有一中掺杂P型子区，此中掺杂P型子区位于重掺杂N型层内，所述中掺杂P型子区和位于中掺杂P型子区周边的重掺杂N型层均与第二金属层电连接。

上述技术方案中进一步改进的方案如下：

1. 上述方案中，所述重掺杂P型层的宽度与重掺杂N型层的宽度宽度比为10~25：100。

2. 上述方案中，所述重掺杂P型层厚度与重掺杂N型层厚度的厚度比为10：12~20。

3. 上述方案中，所述焊片的厚度与凹槽的深度的比值为10：（3~6）。

由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：