[实用新型]一种复合电路板及其时钟抖动减缓结构

说明书

本实用新型公开一种时钟抖动减缓结构，包括主电路板、设置于所述主电路板表面上的预设位置处的减振连接板、设置于所述减振连接板的表面上的时钟发生元器件，所述减振连接板具有沿垂向的弹性，且所述时钟发生元器件与所述主电路板信号连接。如此，当主电路板因为外界因素而产生振动时，将沿传递路径传递到减振连接板上，而减振连接板通过垂向的弹性作用，将振动削减并缓冲，从而仅有小部分振动沿着减振连接板传递到时钟发生元器件上，进而大幅削弱了主电路板上的振动对时钟发生元器件的影响，尽量减小时钟抖动，避免时钟信号传递失真，保证电路性能。本实用新型还公开一种复合电路板，其有益效果如上所述。

技术领域

本实用新型涉及电路板技术领域，特别涉及一种时钟抖动减缓结构。本实用新型还涉及一种包括上述时钟抖动减缓结构的复合电路板。

背景技术

随着半导体行业的发展，越来越多的半导体元器件得到广泛应用。

以集成电路为例，集成电路(Integrated Circuit，IC)是一种微型电子器件，经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件，成为具有所需电路功能的微型结构。其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。

集成电路一般设置在PCB(Printed Circuit Board)上，对于每一个集成电路而言，均具有几个固定的组成部件，比如电源件、主芯片、存储器和主时钟等。其中，主时钟由时钟发生元器件产生，比如晶振等，它是数字电路和数模混合电路在动作时所参照的时间基准。由于主时钟通常与其它功能电路共用同一块主电路板，因此经常受到来自主电路板的振动影响，该振动影响主要影响主时钟的时钟抖动(Jitter)。时钟抖动是主时钟的性能参数之一，主要表征时钟上升下降沿准时的程度和主时钟信号中所携带的相位噪声。对于时钟抖动的影响因素是多方面的，但主要还是来自于物理振动的影响。当主电路板受到外界因素而产生机械振动时，将不可避免地传递到设置在主电路板上的主时钟，造成主时钟的时钟抖动增大，从而引起电路系统的信号传递失真，性能恶化。

在现有技术中，往往是通过将主时钟单独封装在第一外壳中形成独立设备并对该独立设备进行避震处理的方式降低时钟抖动，然而，此种方式占用体积大，成本高，不利于设备集成化发展，并且额外带来生产、运输和使用上的多种不便。

因此，如何在降低时钟抖动的基础上，降低生产成本和体积占用，并方便生产、运输和使用，是本领域技术人员所面临的技术问题。

实用新型内容

本实用新型的目的是提供一种时钟抖动减缓结构，能够在降低时钟抖动的基础上，降低生产成本和体积占用，并方便生产、运输和使用。本实用新型的另一目的是提供一种包括上述时钟抖动减缓结构的复合电路板。

为解决上述技术问题，本实用新型提供一种时钟抖动减缓结构，包括主电路板、设置于所述主电路板表面上的预设位置处的减振连接板、设置于所述减振连接板的表面上的时钟发生元器件，所述减振连接板具有沿垂向的弹性，且所述时钟发生元器件与所述主电路板信号连接。

优选地，所述减振连接板可拆卸地设置于所述主电路板的表面上。

优选地，所述减振连接板的表面上还设置有时钟源电路板，所述时钟发生元器件设置于所述时钟源电路板上，且所述时钟源电路板与所述主电路板信号连接。

优选地，所述时钟源电路板的表面上还设置有用于增加振动抑制能力的若干个配重块。

优选地，所述时钟源电路板与所述减振连接板均为矩形板，且所述时钟源电路板的底面覆盖所述减振连接板的表面。

优选地，各所述配重块均匀设置于所述时钟源电路板的周向边缘位置。