[实用新型]半导体结构及存储器有效
申请号: | 201920754097.3 | 申请日: | 2019-05-23 |
公开(公告)号: | CN210073860U | 公开(公告)日: | 2020-02-14 |
发明(设计)人: | 杨正杰 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L29/41 | 分类号: | H01L29/41;H01L27/11568 |
代理公司: | 31260 上海晨皓知识产权代理事务所(普通合伙) | 代理人: | 成丽杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容 反熔丝 源漏掺杂区 衬底 半导体结构 本实用新型 电容介质层 栅极结构 控制栅晶体管 侧壁表面 下电极板 存储器 导电层 电极板 漏极 源极 | ||
1.一种半导体结构,其特征在于,包括:
衬底以及位于所述衬底内的栅极结构,且所述衬底露出所述栅极结构顶部;
位于所述栅极结构一侧的衬底内的第一源漏掺杂区,所述第一源漏掺杂区的掺杂类型为N型掺杂或P型掺杂;
位于所述栅极结构另一侧的衬底内的第二源漏掺杂区,所述第二源漏掺杂区与所述第一源漏掺杂区分别位于所述栅极结构相对的两侧,且所述第二源漏掺杂区的掺杂类型与所述第一源漏掺杂区的掺杂类型相同;
位于所述衬底内的反熔丝电容,所述第一源漏掺杂区作为所述反熔丝电容的电极板,所述反熔丝电容还包括:位于所述第一源漏掺杂区侧壁表面的电容介质层以及位于所述电容介质层表面的电容导电层。
2.如权利要求1所述的半导体结构,其特征在于,所述衬底内具有沟槽,且所述沟槽暴露出所述第一源漏掺杂区侧壁;所述电容介质层覆盖所述沟槽露出的第一源漏掺杂区侧壁;所述电容导电层填充所述沟槽;且在垂直于所述衬底表面方向,所述沟槽的剖面形状为方形或者U形。
3.如权利要求2所述的半导体结构,其特征在于,所述电容介质层位于所述沟槽底部以及整个侧壁表面;在垂直于所述衬底表面方向上,所述沟槽的剖面形状为U形。
4.如权利要求2所述的半导体结构,其特征在于,所述电容导电层填充满所述沟槽。
5.如权利要求1所述的半导体结构,其特征在于,在沿垂直于所述衬底表面方向上,所述电容介质层覆盖的所述第一源漏掺杂区的侧壁长度小于或等于所述第一源漏掺杂区的侧壁长度。
6.如权利要求1所述的半导体结构,其特征在于,所述栅极结构包括栅介质层以及位于所述栅介质层顶部表面的栅导电层;所述电容介质层的材料与所述栅介质层的材料相同;或者,所述电容介质层的材料与所述栅介质层的材料不同。
7.如权利要求6所述的半导体结构,其特征在于,所述栅介质层包括第一栅介质层以及位于所述第一栅介质层顶部表面的第二栅介质层;所述电容介质层的材料与所述第一栅介质层的材料相同,所述电容介质层的厚度与所述第一栅介质层的厚度相同;或者,所述电容介质层的材料与所述第二栅介质层的材料相同,所述电容介质层的厚度与所述第二栅介质层的厚度相同。
8.如权利要求6所述的半导体结构,其特征在于,所述电容介质层的材料与所述栅介质层的材料相同,且所述电容介质层的厚度小于或等于所述栅介质层的厚度。
9.如权利要求6所述的半导体结构,其特征在于,所述电容导电层的材料与所述栅导电层的材料相同;或者,所述电容导电层的材料与所述栅导电层的材料不同。
10.如权利要求1所述的半导体结构,其特征在于,在垂直于所述衬底表面方向上,所述栅极结构的剖面形状为U形。
11.如权利要求1或10所述的半导体结构,其特征在于,在沿垂直于所述衬底表面方向上,所述栅极结构邻近所述第一源漏掺杂区的侧壁底部低于所述第一源漏掺杂区底部;所述栅极结构邻近所述第二源漏掺杂区的侧壁底部低于所述第二源漏掺杂区底部。
12.一种存储器,其特征在于,包括如权利要求1-11任一项所述的半导体结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201920754097.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种反向导通场截止型IGBT
- 下一篇:一种具有高开关速度的平面栅器件结构
- 同类专利
- 专利分类