[实用新型]半导体封装结构

说明书

本申请公开一种半导体封装结构，包括：封装体，设置有多个外接引脚用于与外部电气连接；封装框架，设置于所述封装体上，包括封装于所述封装体内的第一表面以及外露于所述封装体的第二表面；绝缘层，粘接在所述封装框架的第一表面上，包括至少两个引线键合部，所述引线键合部通过键合引线与所述外接引脚电气连接；电子元件，贴装在所述绝缘层上，其输入端及输出端分别通过导电介质与所述绝缘层的引线键合部电气连接。本申请以在现有封装形式基础上实现多目标封装，并且在引线键合部分优化打线的可靠性和效率，使得打线效果良好，提高产品的良率和可靠性，适用于半导体封装的批量制造。

技术领域

本申请涉及半导体器件生产技术领域，尤其涉及一种制造半导体封装方法及其封装结构。

背景技术

半导体器件作为电力电子技术领域的基本组成单元，在实现能量转换方面起着至关重要的作用，而在半导体器件的产业中，一般在设计完成后需要对半导体器件进行封装，其封装过程一般为先将晶圆通过划片工艺切割为小的晶片，然后将切好的晶片用胶水贴装到相应的基板(也可称之为引线框架)上，再利用打线方式将超细的金属导线(金锡铜铝)作为引线连接到基板的相应外接引脚以实现电气连接，最后在外面添加塑胶绝缘层以封装保护。

随着电力电子变换器功率等级与集成度的提高，单个半导体封装的已经不能满足高功率或高集成度的要求，而多个器件的串并联会造成寄生参数大、体积大、散热困难等问题，因此在半导体器件应用场合中，为了提高器件的功率要求和效率值，将一些电子元件封装在半导体器件内，通过打线的方式将电子元件的连接端连接到基板的相应外接引脚和半导体器件内置模块上以实现电连接。

而由于电子元件是基于SMT(表面贴装技术)焊接在印刷电路板的表面或其它基板表面，会出现其表面不平整的现象，如此在对电子元件的连接端打线可能会由于受力不均匀导致打线失败或接触不良，同时由于电子元件的连接端的打线区域过小，也会出现打线困难造成打线失败或接触不良的现象，进而使得整个半导体器件为废品。

发明内容

鉴于以上所述相关技术的缺点，本申请的目的在于提供一种制造半导体封装方法及其封装结构。

为实现上述目的及其他相关目的，本申请第一方面公开一种制造半导体封装方法，包括以下步骤：提供一包括至少两个引线键合部的绝缘层；将至少一电子元件贴装在所述绝缘层以使所述电子元件与所述引线键合部电气连接；将贴装有电子元件的绝缘层粘接在一封装框架上；通过键合引线将所述引线键合部与至少一个外接引脚电气连接；对位于所述封装框架上的绝缘层以及位于所述绝缘层上的电子元件进行封装处理以形成露出所述外接引脚的封装结构。

在本申请第一方面的某些实施例中，所述将至少一电子元件贴装在所述绝缘层的步骤包括：提供一第一尺寸的绝缘板材，所述第一尺寸绝缘板材的第一表面预设有多个分区，各所述分区包括至少两个引线键合部；将至少一电子元件贴装在所述第一尺寸绝缘板材预设有的每一个分区以使所述电子元件与所述分区内的引线键合部电气连接；依据所述分区对所述第一尺寸绝缘板材进行切割处理形成多个第二尺寸的绝缘层。

在本申请第一方面的某些实施例中，所述依据所述分区对所述第一尺寸绝缘板材进行切割处理的步骤还包括对所述第一尺寸绝缘板材的第二表面进行预先整板贴膜的步骤。

在本申请第一方面的某些实施例中，所述将至少一电子元件贴装在所述绝缘层的步骤包括：利用导电胶水粘接将所述至少一电子元件贴装在所述绝缘层上或者通过SMT贴装工艺将所述至少一电子元件贴装在所述绝缘层上。

在本申请第一方面的某些实施例中，所述绝缘层包括FPC板材、PCB板材、或陶瓷板材。

在本申请第一方面的某些实施例中，所述FPC板材或PCB板材上布设有一个或多个功能电路。

在本申请第一方面的某些实施例中，所述引线键合部为金属焊盘。