[实用新型]一种CMOS-PECL接口电路

说明书

本实用新型提供了一种CMOS‑PECL接口电路，包括PECL驱动主电路、参考电流源、控制信号产生电路；所述PECL驱动主电路驱动PECL接口，产生PECL电平；参考电流源为PECL驱动主电路提供对温度不敏感的驱动电流；控制信号产生电路产生PECL驱动主电路工作所需的时序控制信号。本实用新型由于脉冲电流持续的时间极短，增加的功耗是非常小的，因此通过采用脉冲电流技术，以极小的功耗代价显著地减小了输出电压的转化时间，增强了PECL输出电路的驱动能力。

技术领域

本实用新型涉及一种CMOS-PECL接口电路，属于集成电路技术领域。

背景技术

如今的计算机网络处理的数据量呈爆炸式增长，要求数据的传输率不断增高，传统的方法是采用由双极型晶体管构成的ECL电路来获得高速的数据传输，但是提供双极型晶体管的BiCMOS工艺比标准CMOS工艺昂贵。此外ECL电路的工作电压为负电压，与CMOS工艺不兼容，因此在CMOS中通常采用PECL驱动电路来进行数据的高速传输。

然而，现有技术中，对于PECL输出电路的驱动能力较弱的情况，普遍的增强PECL输出电路的驱动能力的方式都难以避免较高的功耗代价。

实用新型内容

为解决上述技术问题，本实用新型提供了一种CMOS-PECL接口电路，该CMOS-PECL接口电路通过采用脉冲电流技术，能以极小的功耗代价显著地减小了输出电压的转化时间，增强了PECL输出电路的驱动能力。

本实用新型通过以下技术方案得以实现。

本实用新型提供的一种CMOS-PECL接口电路，包括PECL驱动主电路、参考电流源、控制信号产生电路；所述PECL驱动主电路驱动PECL接口，产生PECL电平；参考电流源为PECL驱动主电路提供对温度不敏感的驱动电流；控制信号产生电路产生PECL驱动主电路工作所需的时序控制信号。

所述PECL驱动主电路中，有R_L1、R_L2和电压源V_com构成负载，R_L1、R_L2分别接至输出电压V_outp端和V_outn端；R_L1支路分接四条支路，该四条支路中第一条接入参考电流源的一路驱动电流，第二条接入控制信号产生电路的一路时钟输出信号，第三条接入一路驱动电流和控制信号产生电路的一路脉冲控制信号P，第四条接入一路驱动电流和控制信号产生电路的一路脉冲控制信号N；R_L2支路分接四条支路且该四条支路与R_L1支路接入的四条支路对称。

所述控制信号产生电路接入PECL驱动主电路的两路时钟输出信号反相。

所述参考电流源的两路驱动电流所在支路与控制信号产生电路的两路脉冲控制信号P所接支路独立接入同一节点。

所述控制信号产生电路的两路时钟输出信号所接支路相接为一条支路，该条支路上接入参考电流源的一路驱动电流后与电压源V_com共地，控制信号产生电路的两路脉冲控制信号N接入的支路也与电压源V_com共地。

所述控制信号产生电路中，两路时钟输出信号由输入时钟信号C_lk经同相延时和反相延时产生为C_lkp和C_lkn，C_lkp和C_lkn分别与C_lk接入与门产生相位相反的两路对称脉冲控制信号P+和P-，且在产生对称脉冲控制信号P+和P-的支路上分别接入反相器和传输门产生对称脉冲控制信号N-和N+。

本实用新型的有益效果在于：由于脉冲电流持续的时间极短，增加的功耗是非常小的，因此通过采用脉冲电流技术，以极小的功耗代价显著地减小了输出电压的转化时间，增强了PECL输出电路的驱动能力。