[实用新型]用于解码由调制信号承载的数据流的集成电路

权利要求书

1.一种用于解码由调制信号承载的数据流的集成电路，其特征在于，包括：

无线接收器，被配置为接收所述调制信号，所述调制信号是根据属于协议组的协议进行调制的，所述协议组选自由ISO/IEC14443标准的A类协议、ISO/IEC14443标准的B类协议和JIS.X.6319标准的F类协议构成的组；

时钟提取器，被耦合到所述无线接收器并且被配置为从所接收的调制信号中提取时钟信号；

检测器，被耦合到所述无线接收器并且被配置为检测所述协议；以及

解码器，被配置为使用所提取的时钟信号根据检测到的协议来解码所述数据流。

2.根据权利要求1所述的集成电路，其特征在于，所述检测器包括：

幅移键控ASK解调器，被配置为对所述调制信号执行ASK解调，以生成包括第一状态与第二状态之间的转换的第一信号；以及

开关键控OOK解调器，被配置为对所述调制信号执行OOK解调，以生成包括所述第一状态与所述第二状态之间的转换的第二信号；

其中所述第二信号的所述第一状态与所述第二状态之间的转换是根据所述A类协议或所述F类协议调制所述调制信号的结果；以及

其中所述检测器还被配置为使用所述第一信号和所述第二信号两者来检测所述协议。

3.根据权利要求2所述的集成电路，其特征在于，所述检测器还被配置为通过分析所述第一信号以在所述B类协议和所述F类协议之间进行区分来检测所述协议。

4.根据权利要求2所述的集成电路，其特征在于，还包括：

阻止电路，被耦合到所述时钟提取器并且被配置为响应于检测到所述第二信号处于所述第二状态而停止所述时钟信号，以及在非调制信号的接收期间保持所述时钟信号；

其中当所述调制信号的电平大于第一阈值时，所述第二信号具有所述第一状态；以及

其中当所述调制信号的电平低于第二阈值时，所述第二信号具有所述第二状态。

5.根据权利要求4所述的集成电路，其特征在于，所述检测器还被配置为：通过确定所述非调制信号的持续时间以在所述A类协议和所述F类协议之间进行区分来检测所述协议。

6.根据权利要求4所述的集成电路，其特征在于，所述阻止电路还被配置为响应于以下项而恢复所述时钟信号的转发：

检测到所述第二信号处于所述第二状态，以及

检测到所述协议是F类协议。

7.根据权利要求1所述的集成电路，其特征在于，还包括：

控制器，被配置为在所述协议的检测之前激活A类解码器，

其中所述解码器包括多个解码器，并且还被配置为使用所述多个解码器中的所选择的解码器根据检测到的协议来解码所述数据流；以及

其中所述多个解码器包括：

所述A类解码器，其中所述A类解码器被配置为根据所述A类协议来解码所述数据流；

B类解码器，被配置为根据所述B类协议来解码所述数据流；以及

F类解码器，被配置为根据所述F类协议来解码所述数据流。

8.根据权利要求7所述的集成电路，其特征在于，还包括：

阻止电路，被配置为在所述调制信号的调制脉冲的接收期间并且响应于检测到所述协议是所述A类协议而停止所述时钟信号；

其中所述A类协议包括被配置为存储与所述调制脉冲相对应的解调信号的存储器；以及

其中所述检测器还被配置为在非调制信号的接收期间使用所选择的解码器基于所存储的解调信号来解码所述数据流。

9.根据权利要求7所述的集成电路，其特征在于，所述控制器还被配置为：激活所选择的解码器，同时禁用所述多个解码器中的所有剩余解码器。