[实用新型]多输入的开漏输出电路

权利要求书

1.一种多输入的开漏输出电路，其特征在于，包括信号端、电平移位电路和逻辑电路，所述信号端包括第一信号接口EN1、第二信号接口EN2和第三信号接口EN3，所述电平移位电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3和一第一电阻R1，所述逻辑电路包括第四MOS管M4、第五MOS管M5和第一齐纳二极管D1、第二齐纳二极管D2；

所述第一信号接口EN1、第二信号接口EN2和第三信号接口EN3分别对应的接入所述第一MOS管M1、第二MOS管M2、第三MOS管M3的栅极，所述第一MOS管M1、第二MOS管M2、第三MOS管M3的源极均接地GND，所述第一MOS管M1、第二MOS管M2、第三MOS管M3的漏级均与所述第一电阻R1串联以连接至电源VDD；

所述信号端与所述逻辑电路之间具有一第二电阻R2；

所述第一齐纳二极管D1，其阴极连接所述第四MOS管M4的栅极，其阳极连接所述第一MOS管的源极；

所述第二齐纳二极管D2，其阴极连接所述第四MOS管M4的漏极和所述第五MOS管M5的栅极，其阳极连接所述第四MOS管M4的源极和所述第五MOS管M5的源极。

2.根据权利要求1所述的多输入的开漏输出电路，其特征在于，还包括电平调节电路，所述电平调节电路包括第一开关K1、第二开关K2和分阻器KS；

所述第一开关K1接于所述第一MOS管M1与所述第二MOS管M2的漏级之间；

所述第二开关K2接于所述第二MOS管M2与所述第三MOS管M3的漏级之间；

所述第一开关K1和第二开关K2均与所述分阻器KS连接。

3.根据权利要求2所述的多输入的开漏输出电路，其特征在于，所述电平调节电路还包括一第三电阻R3、一第四电阻R4和其它两个逻辑电路；

所述第三电阻R3与所述第一开关K1串联并连接一个逻辑电路；

所述第四电阻R4与所述第二开关K2串联并连接一个逻辑电路。