[实用新型]一种由10个MOS晶体管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路

权利要求书

1.一种由10个MOS晶体管和2个MIM电容器构成的硅基有源寻址矩阵像素单元电路，其特征是：第1-NMOS管(1)与第1-MIM电容器(45)串联形成开关电容结构，第3-NMOS管(9)和第5-PMOS管(51)并联形成CMOS传输门结构，第1-PMOS管(7)与第3-PMOS管(5)串联形成共漏放大器结构，且该共漏放大器的输入与由第1-NMOS管(1)与第1-MIM电容器(45)构成的开关电容形成电学串联，且该共漏放大器的输出与由第3-NMOS管(9)和第5-PMOS管(51)构成的CMOS传输门形成电学串联；同样，第2-NMOS管(24)与第2-MIM电容器(28)串联形成开关电容结构，第4-NMOS管(35)和第6-PMOS(54)管并联形成CMOS传输门结构，第2-PMOS管(16)与第4-PMOS管(34)串联形成共漏放大器结构，且该共漏放大器的输入与由第2-NMOS管(24)与第2-MIM电容器(28)构成的开关电容形成电学串联，且该共漏放大器的输出与由第4-NMOS管(35)和第6-PMOS(54)管构成的CMOS传输门形成电学串联，该硅基有源寻址矩阵像素单元电路还配置有：第1选择控制线(3)、第2选择控制线(19)、扫描寻址线(4)、电源供给线(10)、偏置电压供给线(12)、第1模拟电平输入线(48)、第2模拟电平输入线(20)、接地线(30)、接固定电位线(31)，分别与10个MOS晶体管和2个MIM电容器电连接。

2.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第1-NMOS栅极(2)与所述扫描寻址线(4)相连，且第1-NMOS漏极(47)与所述第1模拟电平输入线(48)相连接，且第1-MIM电容上极板(43)与第1-NMOS源极(46)、第3-PMOS栅极(42)相连接，且第1-MIM电容下极板(44)与所述接固定电位线(31)相连接，输入至所述接固定电位线(31)的固定电平值不低于像素电路的地电平，且不高于像素电路的最大供给电源电平。

3.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第1-PMOS栅极(6)连接至所述偏置电压供给线(12)，且第1-PMOS源极(8)连接至所述电源供给线(10)，且第1-PMOS漏极(39)、第3-NMOS源极(38)、第5-PMOS源极(49)、第3-PMOS漏极(40)之间相互连通，且第3-PMOS源极(41)与所述接地线(30)相连接，第3-NMOS栅极(11)连接至所述第1选择控制线(3)，第5-PMOS栅极(50)连接至所述第2选择控制线(19)。

4.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第2-NMOS栅极(23)与所述扫描寻址线(4)相连，且第2-NMOS漏极(25)与所述第2模拟电平输入线(20)相连接，且第2-MIM电容上极板(27)与第2-NMOS源极(26)、第4-PMOS栅极(32)相连接，且第2-MIM电容下极板(29)与所述接固定电位线(31)相连接。

5.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第2-PMOS栅极(18)连接至所述偏置电压供给线(12)，且第2-PMOS源极(17)连接至所述电源供给线(10)，且第2-PMOS漏极(21)、第4-NMOS源极(15)、第6-PMOS源极(55)、第4-PMOS漏极(22)之间相互连通，且第4-PMOS源极(33)与所述接地线(30)相连接，第4-NMOS栅极(14)连接至所述第2选择控制线(19)，第6-PMOS栅极(53)连接至所述第1选择控制线(3)。

6.根据权利要求1所述的硅基有源寻址矩阵像素单元电路，其特征是：第3-NMOS漏极(37)、第5-PMOS漏极(52)、第4-NMOS漏极(13)、第6-PMOS漏极(56)之间相互连通，且连接至镜面电极(36)。