[实用新型]免保持动态D触发器、数据运算单元、芯片、算力板及计算设备

权利要求书

1.一种免保持动态D触发器，其特征在于，包括：

一输入端、一输出端以及一时钟信号端；

一输入驱动单元，用于反相传输所述输入端的数据；

一第一锁存单元，用于在时钟信号控制下锁存经所述输入驱动单元反相的所述数据；

一第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；

一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；

所述输入驱动单元、所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；

其中，所述第一锁存单元、所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。

2.如权利要求1所述的免保持动态D触发器，其特征在于：所述第一锁存单元和/或所述第二锁存单元为三态反相器。

3.如权利要求2所述的免保持动态D触发器，其特征在于：所述三态反相器进一步包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串接在电源、地之间。

4.如权利要求3所述的免保持动态D触发器，其特征在于：更包括一时钟缓冲器，用于向所述时钟信号端提供时钟信号，所述时钟信号包括一第一时钟信号及一第二时钟信号，所述第一时钟信号与所述第二时钟信号反相。

5.如权利要求4所述的免保持动态D触发器，其特征在于：所述第一锁存单元的所述第一PMOS晶体管、所述第二锁存单元的所述第二NMOS晶体管根据所述第一时钟信号进行开关控制；所述第一锁存单元的所述第二NMOS晶体管、所述第二锁存单元的所述第一PMOS晶体管根据所述第二时钟信号进行开关控制。

6.如权利要求4所述的免保持动态D触发器，其特征在于：所述第一锁存单元的所述第一PMOS晶体管、所述第二锁存单元的所述第一NMOS晶体管根据所述第一时钟信号进行开关控制；所述第一锁存单元的所述第二NMOS晶体管、所述第二锁存单元的所述第二PMOS晶体管根据所述第二时钟信号进行开关控制。

7.如权利要求4所述的免保持动态D触发器，其特征在于：所述第一锁存单元的所述第二PMOS晶体管、所述第二锁存单元的所述第一NMOS晶体管根据所述第一时钟信号进行开关控制；所述第一锁存单元的所述第一NMOS晶体管、所述第二锁存单元的所述第二PMOS晶体管根据所述第二时钟信号进行开关控制。

8.如权利要求4所述的免保持动态D触发器，其特征在于：所述第一锁存单元的所述第二PMOS晶体管、所述第二锁存单元的所述第二NMOS晶体管根据所述第一时钟信号进行开关控制；所述第一锁存单元的所述第一NMOS晶体管、所述第二锁存单元的所述第一PMOS晶体管根据所述第二时钟信号进行开关控制。

9.如权利要求1所述的免保持动态D触发器，其特征在于：所述输入驱动单元和/或所述输出驱动单元为反相器。

10.一种数据运算单元，包括互联连接的控制电路、运算电路、多个免保持动态D触发器，所述多个免保持动态D触发器为串联和/或并联连接；其特征在于：所述多个免保持动态D触发器为权利要求1-9中任意一种所述的免保持动态D触发器。

11.一种芯片，其特征在于，包括至少一个权利要求10中所述的任意一种数据运算单元。

12.一种用于计算设备的算力板，其特征在于，包括至少一个权利要求11中所述的任意一种芯片。