[实用新型]集成电路和电路

说明书

本公开涉及比较器中折叠共源共栅级的输出的集成电路和电路。例如，一种比较器，包括具有正和负输出的折叠共源共栅级。折叠共源共栅级包括：共模电压调节电路，包括分别位于每个输出与共模节点之间的电阻元件。补偿电路被配置为调节输出上的电压之间的差，并且被配置为在两个电阻元件中生成恒定且连续的补偿电流。滞后电路被配置为偏移输出上的电压，并且在两个电阻元件中生成滞后电流。

相关申请的交叉参考

本申请要求于2018年7月5日提交的法国专利申请第1856189号的优先权，该内容通过引证并入本文。

技术领域

本实用新型总体上涉及电子系统和方法，并且在具体实施例中，涉及比较器中折叠共源共栅级(folded cascode stage)的输出的集成电路和电路。

背景技术

在比较器电路中，比较两个输入电压，并生成表示输入电压之间的差的输出电压。比较通常通过差分晶体管对来执行。

图1示出了差分晶体管对的示例，这些对被配置为结合到比较器中，但在效率方面存在缺陷。

差分晶体管对优选具有非常接近的特征，特别是电压阈值，以确保精确比较。由于晶体管的制造不确定性，很难以合理的成本制造出具有严格相同特征的成对晶体管。通常，为了使差分晶体管对成对，电阻补偿器20(包括连接至差分晶体管对的源极的电阻元件21、23)使得可以向相应的源极施加校正电位。校正电位预偏置晶体管对的栅极-源极电压，使得它们响应于它们栅极上的输入电压IN-、IN+表现出相似的行为。这提高了比较器的输入精度。

此外，通常在触发比较之后引入输入电压IN-、IN+之间的滞后(hysteresis)。滞后效应确保避免因不可预见的变化(例如，由于电噪声)而产生的杂散(stray)比较。滞后效应通常通过修改差分对中的一个晶体管的导电性、偏置触发晶体管所需的输入值来实现。例如，为了修改晶体管的导电性，一种传统的解决方案包括根据请求使晶体管11、12、13、14、15、16、17的堆叠与差分对中的一个晶体管并联或者使晶体管11、12、13、14、15、16、17的堆叠与差分对中的一个晶体管断开。

这种类型的滞后结构10要求不可忽略的表面积才能实施，并且并联的晶体管11-17在输入IN-、IN+处引入杂散电容，这增加了信号在比较器中的传播延迟。例如，杂散电容(诸如并联晶体管11-17的栅极电容)可具有不具有滞后结构10的输入电容的5倍以上的值。

此外，属于电阻补偿器20的电阻元件21、23通常向差分晶体管对的源极引入杂散多晶硅/衬底电容。

在期望高效率的比较器中，特别是在输入-输出传播速度方面，这些杂散电容极为有害且在本领域中难以降低。

因此，需要设计一种高速比较器，其输入电容被最小化，同时保持输入精度和滞后效应的生成。

实用新型内容

一个或多个实施例涉及一种高速比较器。

本公开提供了一种集成电路，包括比较器，所述比较器被配置为生成表示输入值之间的比较的输出信号，所述比较器包括具有正输出和负输出的折叠共源共栅级，所述折叠共源共栅级包括：调节电路，被配置为调节所述正输出和所述负输出上的电压，所述调节电路包括耦合在所述正输出和所述负输出之间的电阻元件，其中被配置为具有恒定共模电压的共模节点被耦合在所述电阻元件之间；补偿电路，包括第一电流发生器，所述第一电流发生器被配置为在所述电阻元件中生成补偿电流，以补偿所述比较器的一对晶体管的有效阈值之间的差，其中所述一对晶体管被耦合在所述折叠共源共栅级的上游；以及滞后电路，包括第二电流发生器，所述第二电流发生器被配置为以由滞后控制信号控制的方式在所述电阻元件中生成滞后电流，以将滞后偏移引入所述输入值，从而生成所述比较器的所述输出信号。