[实用新型]一种基带系统及波形回放系统

说明书

本实用新型公开一种基带系统，包括：存储器；数模转换器；ZYNQ芯片，ZYNQ芯片包括SoC和FPGA模块，FPGA模块集成有数据访问控制器、波形数据回放控制器、存储器访问接口和串行接口。本实用新型公开的基带系统在ZYNQ芯片的FPGA模块集成数据访问控制器、波形数据回放控制器、存储器访问接口和串行接口，使得基带系统无需使用体积较大的硬件板卡，实现了基带系统的小型化，从而能够减小波形回放系统的体积，提高波形回放系统的使用灵活性；另外，还能够降低基带系统和波形回放系统的集成开发难度。

技术领域

本实用新型属于信号处理技术领域，尤其涉及一种基带系统及波形回放系统。

背景技术

在通信领域和雷达领域，经常需要对存储的波形信号进行回放。对波形信号的回放通常是基于波形回放系统实现。

目前，波形回放系统主要包括基带系统和微波系统。其中，基带系统一般由单板机、显示器、基带信号处理板卡和存储板构成。

然而，现有的基带系统包括多个硬件板卡，这导致波形回放系统的体积较大，这进一步导致波形回放系统的使用场景受到很大的限制，使用灵活性较差，目前的基带回放系统仅能在实验室中使用。另外，多个硬件板卡之间互联较多，集成开发难度较大。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种基带系统及包括该基带系统的波形回放系统，以解决现有的波形回放系统体积较大、使用灵活性较差的问题，以及集成开发难度较大的问题。

为实现上述目的，本实用新型提供如下技术方案：

本实用新型提供一种基带系统，包括：

存储器；

数模转换器；

ZYNQ芯片，所述ZYNQ芯片包括片上系统SoC和现场可编辑门阵列FPGA模块，所述FPGA模块集成有数据访问控制器、波形数据回放控制器、存储器访问接口和串行接口；

所述数据访问控制器的控制端与所述片上系统SoC连接，所述数据访问控制器的第一输入输出端与所述存储器访问接口的第一输入输出端连接，所述存储器访问接口的第二输入输出端与所述存储器的控制端连接；

所述波形数据回放控制器的控制端与所述片上系统SoC连接，所述波形数据回放控制器的数据输入端与所述数据访问控制器的数据输出端连接，所述波形数据回放控制器的数据输出端与所述串行接口的数据输入端连接，所述串行接口的数据输出端与所述数模转换器的数据输入端连接，所述数模转换器的数据输出端为所述基带系统的数据输出端。

可选的，在上述基带系统中，所述存储器为多通道存储阵列；所述FPGA模块上集成的存储器访问接口的数量与所述多通道存储阵列的通道数量一致。

可选的，在上述基带系统中，所述基带系统还包括USB接口，所述USB接口与所述片上系统SoC连接。

可选的，在上述基带系统中，所述串行接口为JESD204B接口。

可选的，在上述基带系统中，所述数模转换器为AD9164型数模转换器。

另一方面，本实用新型提供一种波形回放系统，所述波形回放系统包括基带系统及微波系统，其中，所述基带系统为上述提供的任意一种基带系统，所述基带系统的数模转换器的数据输出端与所述微波系统的数据输入端连接。

可选的，在上述波形回放系统的基础上，还包括显示器；所述显示器的数据输入端与所述片上系统SoC连接。

可选的，在上述波形回放系统的基础上，所述片上系统SoC还与控制设备连接。

可选的，在上述波形回放系统的基础上，还包括馈线；所述微波系统的数据输出端与所述馈线的数据输入端连接。