[实用新型]一种数据串并转换装置、延时器及信号转换处理器

权利要求书

1.一种数据串并转换装置，其特征在于，包括多个串并转换模块、多个FIFO缓冲模块，每个所述串并转换模块连接一个所述FIFO缓冲模块；

所述数据串并转换装置还包括多个数据输入通道，每个所述串并转换模块与其中一个所述数据输入通道相连接；

所述串并转换模块配置为串行数据转换为并行数据的转换模块，并与所述FIFO缓冲模块相连接；

所述FIFO缓冲模块配置为缓冲处理所述并行数据的缓冲模块，并连接至下级处理模块。

2.根据权利要求1所述的数据串并转换装置，其特征在于，所述FIFO缓冲模块包括多个数据缓冲空间，多个所述数据缓冲空间配置为按照预先定义的指令同时独立处理数据的缓冲空间。

3.根据权利要求2所述的数据串并转换装置，其特征在于，所述数据缓冲空间包括数据状态注册寄存器、本地时钟发生器，所述数据状态注册寄存器、所述本地时钟发生器之间进行双向通信连接。

4.一种延时器，包括数据串并转换装置、与所述数据串并转换装置连接的数据量化处理装置、与所述数据量化处理装置连接的延时处理装置、与所述延时处理装置连接的合成输出装置，其特征在于，

所述数据串并转换装置为权利要求1-3任一项所述的数据串并转换装置。

5.一种信号转换处理器，其特征在于，所述信号转换处理器包括权利要求1-3任一项所述的数据串并转换装置。