[实用新型]一种具有一阶滤波及电路时间常数校准功能的电路结构

权利要求书

1.一种具有一阶滤波及电路时间常数校准功能的电路结构，其特征在于，包括时钟产生电路、电路时间常数采集电路、比较器和数字处理单元；

所述时钟产生电路用于产生三路时钟，其中第一路时钟和第二路时钟为相位正交信号，第三路时钟分别与第一路和第二路时钟为不交叠时钟；所述数字处理单元为可编程数字电路；

所述电路时间常数采集电路包括前端电路、运放、第一可调电容电路和第二可调电容电路；第一可调电容电路并联在所述运放的输入正端和输出负端之间，第二可调电容电路并联在所述运放的输入负端和输出正端之间；所述前端电路具有参考高电平端、参考低电平端、信号输入正端、信号输入负端和校准使能端，所述运放的输出负端为电路时间常数采集电路的信号输出负端，所述运放的输出正端为电路时间常数采集电路的信号输出正端；

所述时钟产生电路产生的三路时钟输出分别通过前端电路传输给电路时间常数采集电路，电路时间常数采集电路的信号输出正端与比较器的输入正端相连，电路时间常数采集电路的信号输出负端与比较器的输入负端相连，比较器的输出与数字处理单元的采样输入端相连，数字处理单元的控制输出端与第一可调电容电路和第二可调电容电路相连，用于调整第一、第二可调电容电路的电容值，从而完成对电路时间常数的调整。

2.根据权利要求1所述的一种具有一阶滤波及电路时间常数校准功能的电路结构，其特征在于，

所述电路时间常数采集电路由一个运放以及多个开关、电阻、电容和反相器组成；其中，参考高电平端分别与第一开关一端、第二开关一端、第五开关一端相连；参考低电平端分别与第三开关一端、第四开关一端、第六开关一端相连；信号输入正端与第五电阻一端相连，信号输入负端与第六电阻一端相连；第一开关的另一端分别与第三开关的另一端和第三电阻的一端相连，第一开关的控制端分别与第四开关的控制端和第一反相器的输出端相连；第二开关的另一端分别与第四开关的另一端和第一电阻的一端相连，第二开关的控制端分别与第三开关的控制端、第一反相器的输入端和时钟产生电路的第二路时钟输出相连；第五开关的另一端分别与第七开关的一端和比较器的输入负端相连，第五开关的控制端分别与第六开关的控制端和时钟产生电路的第三路时钟输出相连；第六开关的另一端分别与第八开关的一端和比较器的输入正端相连；第一电阻的另一端与第九开关的一端相连，第三电阻的另一端与第十开关的一端相连，第五电阻的另一端与第十一开关的一端相连，第六电阻的另一端与第十二开关的一端相连；第九开关的另一端分别与运放的输入正端、第一电容一端、第十电容一端、第十一电容一端、第十二电容一端、第十三电容一端、第二电阻一端和第十一开关另一端相连；第九开关的控制端分别与第十开关的控制端、第二反相器的输入端和校准使能端相连；第十开关的另一端分别与运放的输入负端、第二电容一端、第二十电容一端、第二十一电容一端、第二十二电容一端、第二十三电容一端、第四电阻一端和第十二开关另一端相连；第十一开关的控制端分别与第十二开关的控制端和第二反相器的输出端相连；第一电容的另一端分别与第十三开关一端、第十四开关一端、第十五开关一端、第十六开关一端、第二电阻另一端、运放输出负端、第七开关另一端和信号输出负端相连；第十电容另一端和第十三开关另一端相连，第十一电容另一端和第十四开关另一端相连，第十二电容另一端和第十五开关另一端相连，第十三电容另一端和第十六开关另一端相连；第二电容的另一端分别与第二十开关一端、第二十一开关一端、第二十二开关一端、第二十三开关一端、第四电阻另一端、运放输出正端、第八开关另一端和信号输出正端相连；第二十电容另一端和第二十开关另一端相连，第二十一电容另一端和第二十一开关另一端相连，第二十二电容另一端和第二十二开关另一端相连，第二十三电容另一端和第二十三开关另一端相连；第七开关控制端分别与第八开关控制端和时钟产生电路的第一路时钟输出相连；数字处理单元的控制输出端分别与第十三开关控制端、第十四开关控制端、第十五开关控制端、第十六开关控制端、第二十开关控制端、第二十一开关控制端、第二十二开关控制端和第二十三开关控制端相连。