[实用新型]一种像素级的时间和强度数字转换电路

权利要求书

1.一种像素级的时间和强度数字转换电路，其特征是，包括多个D触发器、锁存电路、双路选择电路和比较器电路；

比较器电路的反相输入端和同相输入端分别输入预设的比较器阈值电压和输入激光窄脉冲回波信号转换而成的电压信号；

其中的N个D触发器依次连接构成触发器组；计时阶段，做为计数器，记录时钟信号的个数；数据读出阶段，做为移位寄存器；

其中的M个D触发器与触发器组依次连接；计时阶段，做为存储器，存储各时钟信号相位状态；数据读出阶段，做为移位寄存器；

其余的D触发器与M个D触发器依次连接；计时阶段，做为存储器，存储激光窄脉冲回波信号的强度信息；数据读出阶段，做为移位寄存器；

锁存电路用于锁存时钟信号的相位状态以及比较器电路输出状态，并将锁存的信号存储至M个D触发器和其余的D触发器中；

双路选择电路在控制信号控制下，根据所处的计时阶段或数据读出阶段选择传输对应的一路数据。

2.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，当控制信号CONTROL=0时，进入数据读出阶段，双路选择电路选择发送对应的一路数据，在时钟信号触发下，从所有的D触发器依次读出回波信号的时间信息和强度信息数据。

3.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，控制信号CONTROL＝1时，进入计时阶段，触发器组开始计数，在输入激光窄脉冲回波信号转换而成的电压信号VIN到来时，比较器电路的输出信号由低电平转为高电平，触发器组停止计数。

4.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，比较器电路包括三个并联的比较器，三个比较器的反相输入端和同相输入端分别输入预设的比较器阈值电压和输入激光窄脉冲回波信号转换而成的电压信号。

5.根据权利要求4所述的一种像素级的时间和强度数字转换电路，其特征是，其中一个比较器输出信号用于在计时阶段触发作为计数器的触发器组停止计数。

6.根据权利要求4或5所述的一种像素级的时间和强度数字转换电路，其特征是，另外两个比较器输出信号在计时阶段经逻辑组合后由锁存电路锁存至其余的D触发器中存储。

7.根据权利要求1所述的一种像素级的时间和强度数字转换电路，其特征是，所述时钟信号包括基准时钟信号和经多个延迟单元延迟形成的多个时钟信号。