[实用新型]一种伺服驱动器及驱动系统

说明书

本实用新型实施例公开了一种伺服驱动器及驱动系统，驱动系统包括上位机和伺服驱动器；所述伺服驱动器连接上位机；所述伺服驱动器接收上位机输出的各个数字输入信号，对各个数字输入信号依次进行整流、光耦隔离、并转串输入后再串转并输出若干个可编程数字输出信号，各个可编程数字输出信号通过光耦隔离、整流后输出给上位机。通过并转串输入后再串转并输出，只需设置较少的控制信号到CPU，即可完成多个信号的输入与输出，从而大大节省CPU的I/O端口资源，同时还减少了电路板布线难度；通过输入输出时的整流处理，在接上位机时输入输出的信号不需区分正负极性，解决了现有输入输出信号必须区分正负极性，否则驱动器不能正常工作的问题。

技术领域

本实用新型涉及电子技术领域，尤其涉及一种伺服驱动器及驱动系统。

背景技术

在工业伺服驱动器的应用中，驱动器需要提供给上位机许多输入输出端口以进行系统的控制。现有的技术通过CPU的I/O端口及光耦隔离相关电路直接进行控制，有多少个输入输出信号就需要对应个数的I/O端口，这样势必需要CPU具备相当多的I/O端口资源，同时电路板布线也相应比较复杂。同时，现有的控制电路中，当输入外接电源时，只能接直流12～24V电源，且输入信号区分正负极性，否则驱动器不能正常工作。另外，输出信号也需要区分正负极性，当信号接错，则驱动器不能正常工作，甚至还可能会损坏驱动器的输出控制电路。

实用新型内容

针对上述技术问题，本实用新型实施例提供了一种伺服驱动器及驱动系统，以解决现有驱动器所需CPU的I/O端口较多的问题。

本实用新型实施例提供一种伺服驱动器，连接上位机，其包括一电路板，所述电路板上设置有驱动器接口、输入单元、并串单元、CPU、串并单元和输出单元；所述驱动器接口连接输入单元、输出单元和上位机；所述并串单元连接输入单元、CPU和串并单元，所述CPU连接串并单元，串并单元连接输出单元；

所述驱动器接口用于与上位机之间进行信号的传输；所述输入单元对输入的各个数字输入信号进行整流和光耦隔离处理，输出对应的隔离数字信号；所述CPU控制并串单元将各个隔离数字信号并行输入后转为串行输出，CPU还控制串并单元将串行输出的信号转为并行输出可编程数字输出信号，所述输出单元对所述可编程数字输出信号进行光耦隔离、整流后输出光电隔离可编程的数字输出信号给上位机。

可选地，所述的伺服驱动器中，所述输入单元包括9个驱动输入处理电路，第一驱动输入处理电路至第九驱动输入处理电路分别对9个数字输入信号进行一对一的限流、整流、滤波、光耦隔离处理；

各驱动输入处理电路的输入端均连接驱动器接口，各驱动输入处理电路的输出端均连接并串单元。

可选地，所述的伺服驱动器中，所述第一驱动输入处理电路包括第一二极管、第二二极管、第三二极管、第一电阻、第二电阻、第三电阻、第四电阻、第一光耦、第一电容和第二电容；

所述第一二极管的第1脚连接外部电源端；第一二极管的第2脚连接第二二极管的第2脚、第一电容的一端、第二电阻的一端和第一光耦的第1脚；第一二极管的第3脚连接第二二极管的第3脚、第一电容的另一端、第二电阻的另一端和第三二极管的正极；第二二极管的第1脚通过第一电阻连接驱动器接口，第三二极管的负极连接第一光耦的第2脚，第一光耦的第4脚连接第三电阻的一端、第四电阻的一端和第二电容的一端；第一光耦的第3脚连接第二电容的另一端和地，第三电阻的另一端连接第一供电端，第四电阻的另一端连接并串单元。

可选地，所述的伺服驱动器中，所述并串单元包括第一移位寄存器和第二移位寄存器；