[实用新型]模数转换器电路

说明书

一种模数转换器电路，还包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路，其中，复用所述输入斩波电路与所述第一输出斩波电路、所述第二输出斩波电路分别相互匹配构成缓冲器斩波电路和系统斩波电路。传统斩波缓冲型模数转换器的基础上进行改进，通过系统斩波开关电路与模块斩波开关电路的复用，减少其中一个斩波开关电路，来减小输入信号通道上的串联开关个数，避免信号通道串联开关限制整体模数转换器性能，提高线性度，同时可减小斩波模数转换器的面积，也降低功耗，且电路实现简单，实现方法容易。

技术领域

本申请属于电子电路技术领域，尤其涉及一种模数转换器电路。

背景技术

模数转换器(Analog-to-Digital Converter，ADC)的设计中，由于模数转换器内部的采样开关有有限的输入阻抗，且输入阻抗随时间变化。另一方面模数转换器内部采样电路对信号源的电荷注入效应，这将导致模数转换器的线性度下降，同时也限制了模数转换器的外部接口必须是低阻抗输入。为了解决这个问题，需要在模数转换器前端增加一个输入缓冲器，用以隔离信号源和采样开关电路，同时还能提供高输入阻抗。此类带缓冲器的模数转换器称为缓冲型模数转换器。

由于输入缓冲器的电路噪声和直流失调会限制模数转换器性能，因此输入缓冲器电路需要增加缓冲级斩波电路，借此来降低闪烁噪声和直流失调。另外，当模数转换器应用在超低频和类直流场景中，模数转换器电路的直流失调和器件闪烁噪声会影响模数转换器的性能。因此需要在模数转换器的前端增加系统级斩波电路，通过周期性的使输入信号的极性反转，来降低整个模数转换器的直流失调和闪烁噪声。

然而，从模拟电路实现来看，系统斩波电路和缓冲器斩波电路直接叠加在输入信号最前端，相当于输入信号通道上两级开关串联，开关受时钟信号控制，会带来时钟溃通效应，同时开关有限的导通阻抗和开关导通电阻的非线性都会影响整个电路的性能。对于大多数高精度、高速模数转换器来说，信号通道上的输入开关都会成为限制模数转换器性能的瓶颈。

实用新型内容

本申请的目的在于提供一种模数转换器电路，旨在解决目前带斩波的模数转换器前端两级斩波电路形成两级串联开关会带来时钟溃通效应，也会带来影响线性度以及功耗高的问题。

本申请实施例第一方面提供了一种模数转换器电路，还包括顺次连接输入斩波电路、输入缓冲器、第一输出斩波电路、模数转换处理电路以及第二输出斩波电路，其中，所述输入斩波电路工作在叠加了第一频率和第二频率的时钟信号下，所述第一输出斩波电路工作在第二频率的时钟信号下，所述第二输出斩波电路工作在第一频率的时钟信号下，所述第二频率为第一频率的两倍以上。

在其中一个实施例中，所述输入斩波电路包括第一斩波开关、第二斩波开关、第三斩波开关及第四斩波开关；

所述第一斩波开关的第一端和所述第二斩波开关的第一端共接作为模数转换器电路的第一输入端，所述第三斩波开关的第一端和所述第四斩波开关的第一端共接作为模数转换器电路的第二输入端，所述第一斩波开关的第二端和所述第三斩波开关的第二端共接作为模数转换器电路的第一输出端，所述第二斩波开关的第二端和所述第四斩波开关的第二端共接作为模数转换器电路的第二输出端；

所述第一斩波开关、所述第四斩波开关工作在叠加了第二频率的第一时钟信号和第一频率的第二时钟信号下，所述第二斩波开关、所述第三斩波开关工作在叠加了第二频率的第三时钟信号和第一频率的第四时钟信号下，第一时钟信号和第三时钟信号为互锁关系，第二时钟信号和第四时钟信号为互锁关系。

在其中一个实施例中，所述第一输出斩波电路包括第五斩波开关、第六斩波开关、第七斩波开关及第八斩波开关；