[实用新型]多CPU之间的高速串口通信电路

权利要求书

1.一种多CPU之间的高速串口通信电路，其特征在于，包括第一CPU和多个第二CPU，所述第一CPU连接有第一RS485电平转换电路，每个第二CPU均连接有第二RS485电平转换电路，第一CPU对应的第一RS485电平转换电路通过RS485通信总线分别与每个第二CPU对应的第二RS485电平转换电路相连接。

2.根据权利要求1所述的多CPU之间的高速串口通信电路，其特征在于，所述第一RS485电平转换电路包括连接于所述第一CPU的第一RS485芯片(U1)，所述第二RS485电平转换电路包括连接于所述第二CPU的第二RS485芯片(U2)，所述第一RS485芯片(U1)连接于所述第二RS485芯片(U2)。

3.根据权利要求2所述的多CPU之间的高速串口通信电路，其特征在于，所述第一RS485电平转换电路还包括连接于所述第一CPU的第三RS485芯片(U3)，所述第二RS485电平转换电路还包括连接于所述第二CPU的第四RS485芯片(U4)，所述第三RS485芯片(U3)连接于所述第四RS485芯片(U4)。

4.根据权利要求3所述的多CPU之间的高速串口通信电路，其特征在于，所述第一RS485芯片(U1)、第二RS485芯片(U2)、第三RS485芯片(U3)和第四RS485芯片(U4)的型号均为SN65HVD75。

5.根据权利要求4所述的多CPU之间的高速串口通信电路，其特征在于，所述第一CPU的型号为AM3356，所述第一CPU包括第一部分芯片(U1A)、第二部分芯片(U1B)、第三部分芯片(U1C)和第四部分芯片(U1D)。

6.根据权利要求5所述的多CPU之间的高速串口通信电路，其特征在于，所述第一RS485芯片(U1)第1引脚和第4引脚分别连接于第四部分芯片(U1D)的10引脚和11引脚，所述第一RS485芯片(U1)的第2引脚连接于第一部分芯片(U1A)的14引脚，所述第一RS485芯片(U1)的7引脚和6引脚分别连接于第二RS485芯片(U2)的7引脚和6引脚；

所述第三RS485芯片(U3)第1引脚和第4引脚分别连接于第三部分芯片(U1C)的23引脚和21引脚，所述第三RS485芯片(U3)的第2引脚连接于第三部分芯片(U1C)的44引脚，所述第三RS485芯片(U3)的7引脚和6引脚分别连接于第四RS485芯片(U4)的7引脚和6引脚。

7.根据权利要求6所述的多CPU之间的高速串口通信电路，其特征在于，所述第二CPU的型号均为STM32系列CPU，且每个第二CPU均包括第一STM芯片(U2A)和第二STM芯片(U2B)。

8.根据权利要求7所述的多CPU之间的高速串口通信电路，其特征在于，所述第二RS485芯片(U2)第1引脚和第4引脚分别连接于第一STM芯片(U2A)的PB7端口和PB6端口，所述第一RS485芯片(U1)的第2引脚连接于第一STM芯片(U2A)的PA12端口；

所述第四RS485芯片(U4)第1引脚和第4引脚分别连接于第一STM芯片(U2A)的PA3端口和PA2端口，所述第四RS485芯片(U4)的第2引脚连接于第一STM芯片(U2A)的PA1端口。

9.根据权利要求8所述的多CPU之间的高速串口通信电路，其特征在于，所述第二CPU的型号为STM32F765，且第二CPU还包括连接于第二STM芯片(U2B)的JTAG调试电路。

10.根据权利要求1-9任意一项所述的多CPU之间的高速串口通信电路，其特征在于，第一RS485电平转换电路和第二RS485电平转换电路之间连接有两条相互独立的RS485通信总线。