[实用新型]一种改善EMI的MOSFET

说明书

本实用新型公开了一种改善EMI的MOSFET。包括衬底和外延层，外延层上侧长有栅氧化层，栅氧化层上侧沉积有栅极多晶，栅极多晶具有固定电阻率，栅极多晶上侧沉淀有介质层，介质层上刻蚀有第一连接孔和第二连接孔，介质层上侧间隔设有条栅金属引线和栅开窗金属，条栅金属引线和栅开窗金属分均与栅极多晶连接。本实用新型通过将条栅金属引线与栅开窗金属分开，并分别通过第一连接孔和第二连接孔与栅极多晶连接，进而在第一连接孔与第二连接孔之间的栅极多晶形成增加的栅极电阻的一部分，从而提高栅极电阻值，进而提高MOSFET的EMI；调节第一连接孔与第二连接孔之间的距离，使得栅极电阻值线性可调，从而适用于不同EMI需求的MOSFET。

技术领域

本实用新型涉及半导体领域，具体涉及一种改善EMI的MOSFET。

背景技术

VDMOS(Vertical Double-diffused Metal Oxide Semicondector，垂直双扩散金属氧化物半导体)器件具有开关速度快，开关损耗小，输入阻抗高，电压驱动，高频率等优点，高压VDMOS器件作为功率开关管被广泛应用于开关电源等领域。由于其工作在ON-OFF的快速循环转换状态，dv/dt和di/dt都在急剧变化，成为电场耦合和磁场耦合的主要干扰源，也就是常说的EMI（电磁干扰）的主要来源。通常提高EMI性能有两种方式：增加Rg和Cgd，主要分别通过减小POLY掺杂浓度和栅氧厚度来增加Rg和Cgd，减小栅氧厚度又存在漏电偏大的风险。现有的MOS器件的Gate PAD金属与Gate bus相连，Gate bus通过接触孔与有源区的Gate POLY条连接，芯片尺寸和元胞结构不变时，Rg值与Gate POLY的掺杂浓度有关，Rg调节幅度有限，且存在费米能级不匹配的风险。因此，通过这两种方式来提高EMI均具有一定的缺陷。

实用新型内容

本实用新型的目的是针对现有技术存在的不足，提供一种改善EMI的MOSFET。

为实现上述目的，本实用新型提供了一种改善EMI的MOSFET，包括第一导电类型的衬底，所述衬底上侧设有外延层，所述外延层上侧长有栅氧化层，所述栅氧化层上侧沉积有栅极多晶，所述栅极多晶经第二导电类型杂质掺杂和第一导电类型杂质普注形成具有固定电阻率的栅极多晶，所述栅极多晶上侧沉淀有介质层，所述介质层上刻蚀有第一连接孔和第二连接孔，所述介质层上侧间隔设有条栅金属引线和栅开窗金属，所述条栅金属引线通过第一连接孔与栅极多晶连接，所述栅开窗金属通过第二连接孔与栅极多晶连接。

进一步的，所述第二连接孔为多个，以增加栅开窗金属的附着强度。

进一步的，所述栅氧化层的厚度为600Å至1000Å。

进一步的，所述栅极多晶的厚度为6000Å。

有益效果：本实用新型通过将条栅金属引线与栅开窗金属分开，并分别通过第一连接孔和第二连接孔与栅极多晶连接，进而在第一连接孔与第二连接孔之间的栅极多晶形成增加的栅极电阻的一部分，从而提高栅极电阻值，进而提高MOSFET的EMI；调节第一连接孔与第二连接孔之间的距离，使得栅极电阻值线性可调，从而适用于不同EMI需求的MOSFET。

附图说明

图1是在衬底上设置外延的示意图；

图2是在外延上层长栅氧化层的示意图；

图3是在栅氧化层上侧沉积多晶后的示意图；

图4是在栅极多晶上侧长介质层并刻蚀出第一连接孔和第二连接孔的示意图；

图5是改善EMI的MOSFET的结构示意图；

图6是图4的俯视示意图。

具体实施方式