[实用新型]一种半导体芯片的大板级封装结构

说明书

本实用新型提供了一种半导体芯片的大板级封装结构，包括：一转接板以及两个分别设置于所述转接板的上表面和下表面的芯片封装结构；每一所述芯片封装结构包括：至少一个芯片，每一所述芯片设置于所述转接板的对应面上，所述芯片的远离所述转接板的一面设置有连接凸点；封装层，其设置于所述转接板的对应面以及所述芯片上，所述封装层上设置有用于将所述连接凸点露出的第一通孔；电介质层，其设置于所述封装层上，所述电介质层上设置有与所述第一通孔正对且连通的第二通孔；金属走线层，其设置于所述电介质层上并通过所述第二通孔以及所述第一通孔与对应的连接凸点电连接。

技术领域

本实用新型涉及芯片封装领域，具体涉及一种半导体芯片的大板级封装结构。

背景技术

大板级封装(Panel Level Packaging ；PLP)是IC封装方式的一种，是指将生产完成后的整片晶圆切割成单个裸芯片贴在大板上进行封装，最后切割制成单颗 IC。

标准WLP（fan-in WLP）是指在晶圆进行切片前对芯片进行封装，之后再切片分割出单个封装体，封装的尺寸与芯片的相同，芯片有足够的面积把所有的I/O接口都放进去。但I/O数目的增加提高了对焊球间距的要求，又因为PCB对于IC封装体尺寸和信号输出的要求，标准WLP不能满足放下所有I/O 接口的需求，扇出型（Fan-out）WLP成为了更合适的封装形式。Fan-out封装是基于晶圆重构技术将各个芯片埋置到晶圆上，接下来的封装步骤与标准WLP 工艺类似，实际封装面积大于芯片面积，面积扩展使增加其它有源器件及无源元件形成SiP成为可能。

目前，芯片系统的发展趋势是实现大规模集成不同功能模块的元器件，集成对芯片系统在单位面积下的功能和性能要求逐渐提高，要求产品尺寸小型化。现有的封装多为单面在Z方向上延申集成，芯片集成度及空间利用率较低，体积模块较大。

因此，现有技术存在缺陷，急需改进。

实用新型内容

本实用新型的目的是提供一种半导体芯片的大板级封装结构，可以提高空间利用率。

本实用新型提供了一种半导体芯片的大板级封装结构，包括：一转接板以及两个分别设置于所述转接板的上表面和下表面的芯片封装结构；

每一所述芯片封装结构包括：

至少一个芯片，每一所述芯片设置于所述转接板的对应面上，所述芯片的远离所述转接板的一面设置有连接凸点；

封装层，其设置于所述转接板的对应面以及所述芯片上，所述封装层上设置有用于将所述连接凸点露出的第一通孔；

电介质层，其设置于所述封装层上，所述电介质层上设置有与所述第一通孔正对且连通的第二通孔；

金属走线层，其设置于所述电介质层上并通过所述第二通孔以及所述第一通孔与对应的连接凸点电连接。

在本实用新型所述的半导体芯片的大板级封装结构中，两个所述芯片封装结构的金属走线层通过一连接孔结构电连接；所述连接孔结构由一所述芯片封装结构的电介质层延伸至另一所述芯片封装结构的电介质层。

在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构为金属化孔。

在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构包括一通道孔以及在所述通道孔中延伸的导线，所述导线的两端分别与两个所述芯片封装结构的金属走线层电连接。

在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构的轴向垂直于所述转接板。

在本实用新型所述的半导体芯片的大板级封装结构中，还包括：

油墨层，其设置于所述金属走线层以及所述电介质层上，所述油墨层设置有开口区域以将所述金属走线层的局部露出；