[实用新型]集成的超长时间常数时间测量设备

说明书

本实用新型的实施例涉及集成的超长时间常数时间测量设备。一种集成的超长时间常数时间测量设备包括串联连接的基本电容性元件。每个基本电容性元件由第一导电区域、介电层和第二导电区域的堆叠形成，介电层具有的厚度适合于允许电荷通过直接隧道效应流动。第一导电区域容纳在从半导体衬底的正面向下延伸到半导体衬底中的沟槽中。介电层位于半导体衬底的第一面上，特别是位于沟槽中的第一导电区域的一部分上。第二导电区域位于介电层上。

技术领域

实施例和实现总体上涉及集成电路，并且更具体地涉及超长时间常数时间测量设备。

背景技术

超长时间常数(ULTC)时间测量电路有资格在数十分钟到数小时的量级对应用范围进行测量。

在很多应用中，希望具有表示两个事件之间经过的时间的信息，无论是其精确的还是近似的测量值。

该申请的一个示例涉及防欺诈措施，其中系统被锁定足够长的时间以使其成为威慑。这些预防措施适用于半侵入性攻击(例如，采用故障注入的分析技术)或非侵入式攻击(诸如，暴力攻击或侧通道攻击)。通常，这种类型的攻击基于实现多次重复迭代和精确同步的自学习方法。

在这种情况下，将系统锁定达大约一小时或几十分钟的持续时间足以阻止欺诈方采用这种方法。

通过锁定系统的这种类型的防止具有临时和非破坏性的优点，例如在故障或操作错误被检测为欺诈尝试的情况下。

当然，希望系统的停用不会破坏测量锁定的持续时间的操作。

例如在美国专利No.8,872,177(也参见FR 2981190 A1)中已经提出了一种电子设备，该专利通过引用并入本文，其中通过测量预先充电的电容性存储元件的剩余电荷来确定两个事件之间经过的时间，电容性存储元件连接到在介电空间中具有泄漏的一系列电荷流电容性元件。电容性存储元件的剩余电荷表示在放电期间经过的时间。

根据美国专利No.8,872,177的教导，电容性元件的介电空间包括不泄漏的厚介电层和更薄的泄漏区域，以允许电荷通过隧道效应泄漏，并且因此以控制上述泄漏区域的尺寸为目的来产生。

一个缺点是，在实践中，泄漏区域被较厚的介电层包围，特别是硅ONO(氧化物氮化物氧化物)层，介电层使用不可忽略的总衬底面积并且施加高粒度设计规则，即，其最小尺寸相对较大，并且其实施例体积较大。

然而，希望减小集成电路的占用面积。

因此，需要一种能够在数十分钟到数天的量级测量时间流逝而不需要电源、基本上与温度无关并且还具有最小化的覆盖区的超长时间常数时间测量设备和措施。

实用新型内容

为了解决以上技术问题，本实用新型提供一种集成的超长时间常数时间测量设备。

根据一个方面，提供了一种集成的超长时间常数时间测量设备，包括：串联连接的多个基本电容性元件，电容性存储元件，电容性存储元件被连接到串联连接的多个基本电容性元件的一端，并且被配置为被充电，其中串联连接的多个基本电容性元件被配置为对充电的电容性存储元件放电，并且向串联连接的多个基本电容性元件的至少一个节点传送物理量，物理量表示电容性存储元件的放电的量，以及表示在电容性存储元件的放电操作的开始与物理量被传送的时刻之间所经过的持续时间，其中每个基本电容性元件包括：第一导电区域、介电层和第二导电区域的堆叠，介电层具有的厚度适合于允许电荷通过直接隧道效应流动，其中第一导电区域被容纳在从半导体衬底的正面延伸到衬底中的沟槽中，以及其中介电层位于半导体衬底的正面上，并且第二导电区域位于介电层上。

在一些实施例中，堆叠面向在正面上容纳第一导电区域的沟槽的宽度的一部分而被定位。

在一些实施例中，多个基本电容性元件的串联连接由两个连续的基本电容性元件共用的第二导电区域以及两个连续的基本电容性元件共用的第一导电区域交替地构成。