[实用新型]芯片拉电流测试电路

说明书

本实用新型公开了一种芯片拉电流测试电路，该电路包括单片机、恒流源电路、引脚选择电路、电源管理单元及用于连接待测试芯片的芯片座，所述单片机分别与恒流源电路及引脚选择电路连接，所述单片机还与电源管理单元连接并通信，所述引脚选择电路分别与恒流源电路、电源管理单元及芯片座连接。本实用新型的芯片拉电流测试电路通过单片机控制恒流源电路设定拉电流的大小，并控制引脚选择电路选择待测试引脚，通过电源管理单元判断待测试芯片的待测试引脚在输出拉电流时，引脚电压是否大于设定电压，从而判断测试芯片的引脚的拉电流是否合规，该电路具有结构简单、成本低、测试效率及稳定性高的特点。

【技术领域】

本实用新型涉及芯片检测技术领域，特别涉及一种成本低、测试效率及稳定性高的芯片拉电流测试电路。

【背景技术】

芯片拉电流测试是指测试芯片引脚在输出逻辑高电平时输出电流的能力。目前市场上采用的芯片恒定拉电流驱动能力测试一般是用大型逻辑测试仪进行测试，测试成本偏高，并且部分测试设备由于其配置的电源管理单元的电流驱动能力小于200mA，无法测试拉电流能力大于200mA的芯片，因而存在较大的局限性。

【发明内容】

针对现有技术的不足，本实用新型旨在于提供一种结构简单、成本低且测试效率及稳定性高的芯片拉电流测试电路。

为了解决上述问题，本实用新型提供了一种芯片拉电流测试电路，该电路包括单片机、恒流源电路、引脚选择电路、电源管理单元及用于连接待测试芯片的芯片座，所述单片机分别与恒流源电路及引脚选择电路连接，所述单片机还与电源管理单元连接并通信，所述引脚选择电路分别与恒流源电路、电源管理单元及芯片座连接。

所述单片机通过SPI与电源管理单元通信。

所述恒流源电路包括第二芯片U2、第一电阻R1、第二电阻R2及第一 MOS管Q1，所述第二芯片U2为运算放大器，该第二芯片U2的同相输入端与单片机10连接，其反相输入端分别与第一电阻R1的一端、第一MOS 管Q1的源极连接，其输出端与第二电阻R2的一端连接，所述第一电阻R1 的另一端接地，所述第一MOS管Q1的栅极与第二电阻R2的另一端连接，所述第一MOS管Q1的漏极与引脚选择电路连接。

所述第二芯片U2的型号为LF356，所述第一MOS管Q1的型号为 IRFPG30。

所述引脚选择电路包括第三芯片U3及继电器RELAY，所述第三芯片 U3分别与单片机及继电器RELAY的线圈负端连接，所述继电器RELAY 的线圈正端与电源连接，所述继电器RELAY的常开触点与恒流源电路的输出端连接，其公共端分别与电源管理单元及芯片座连接，所述继电器RELAY 的数量与待测试芯片的待测引脚数量相同。

所述第三芯片U3是型号为达林顿管ULN2003的芯片。

所述继电器RELAY的数量为六个。

该测试电路的最大拉电流输出为2A。

本实用新型的有益效果为：本实用新型的芯片拉电流测试电路通过单片机控制恒流源电路设定拉电流的大小，并控制引脚选择电路选择待测试引脚，通过电源管理单元判断待测试芯片的待测试引脚在输出拉电流时，引脚电压是否大于设定电压，从而判断测试芯片的引脚的拉电流是否合规，该电路具有结构简单、成本低、测试效率及稳定性高的特点。

【附图说明】

图1是本实用新型的电路图。

图2是本实用新型的原理框图。

图3是本实用新型的测试流程图。

【具体实施方式】

下列实施例是对本实用新型的进一步解释和补充，对本实用新型不构成任何限制。