[实用新型]通用芯片开短路测试电路

权利要求书

1.一种通用芯片开短路测试电路，其特征在于，该电路包括单片机(10)、DAC电路(20)、恒流源电路(30)、三态驱动电路(40)、用于连接待测试芯片(50)的芯片座及高精度ADC采样电路(60)，所述单片机(10)与三态驱动电路(40)连接，该单片机(10)还分别与DAC电路(20)及高精度ADC采样电路(60)连接并通信，所述恒流源电路(30)分别与DAC电路(20)的输出端、三态驱动电路(40)的输出端、芯片座及高精度ADC采样电路(60)的输入端连接。

2.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述单片机(10)的型号为ZYNQ-7010，该单片机(10)通过SPI分别与DAC电路(20)及高精度ADC采样电路(60)通信。

3.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述DAC电路(20)包括第二芯片U2、第三电阻R3及第四电阻R4，所述第二芯片U2分别与单片机(10)及恒流源电路(30)连接，所述第二芯片U2的第二引脚DA_VREF分别与第三电阻R3的一端及第四电阻R4的一端连接，所述第三电阻R3的另一端接地，所述第四电阻R4的另一端与电源连接；其中所述第二芯片U2是型号为TLC5615的芯片。

4.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述恒流源电路(30)包括第一电阻R1、第二电阻R2、第五电阻R5、第一MOS管Q1及第三芯片U3，所述第三芯片U3为运算放大器，所述第一电阻R1的一端与DAC电路(20)的输出端连接，其另一端与第三芯片U3的同相输入端连接，所述第三芯片U3的反相输入端分别与第五电阻R5的一端及第一MOS管Q1的源极连接，所述第三芯片U3的输出端与第二电阻R2的一端连接，所述第五电阻R5的另一端接地，所述第一MOS管Q1的栅极与第二电阻R2的另一端连接，所述第一MOS管Q1的漏极分别与三态驱动电路(40)的输出端、待测试芯片(50)及高精度ADC采样电路(60)的输入端连接。

5.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述三态驱动电路(40)包括第一芯片U1，该第一芯片U1是型号为74HC126的芯片。

6.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述待测试芯片(50)设有3～20个引脚。

7.如权利要求6所述的通用芯片开短路测试电路，其特征在于，所述待测试芯片(50)的各引脚的对接地端和/或对接电源端分别设有ESD保护二极管。

8.如权利要求1所述的通用芯片开短路测试电路，其特征在于，所述高精度ADC采样电路(60)包括第六电阻R6及第五芯片U5，所述第六电阻R6的一端与待测试芯片(50)连接，其另一端与第五芯片U5的电压采样引脚连接，所述第五芯片U5与单片机(10)连接并通信。

9.如权利要求8所述的通用芯片开短路测试电路，其特征在于，所述第五芯片U5是型号为TLC2543的芯片。