[实用新型]一种JTAG边界扫描测试电路

说明书

本实用新型涉及技术领域，提供一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，该JTAG控制器、CPLD、CPU、外围设备之间依次连接，其还包括设置在CPLD和CPU之间线路上且当进行BSCAN测试时为所述CPU提供Power Management信号的Switch电路以及与Switch电路连接的BYPASS电路；Switch电路还通过GPIO信号线与JTAG控制器连接，从而实现对CPLD和CPU之间引脚互联测试的覆盖，提高测试效率，而且降低引脚焊接不良率。

技术领域

本实用新型属于测试电路技术领域，尤其涉及一种JTAG边界扫描测试电路。

背景技术

随着大规模集成电路的发展，印制电路板制造工艺向着小、微、薄发展；IC芯片也朝着引脚越来越多，体积越来越小的方向发展；印制板密度越来越大，很难有方法进行下探针测试，因此，使用传统的ICT测试已经很难满足这类产品的测试要求，联合测试行为组织(Joint Test Action Group，JTAG)定义新的测试方法即边界扫描测试(Boundary ScanTest)的需求越来越大。一般所有的复杂IC芯片俊具有JTAG控制接口，JTAG控制逻辑简单方便，易于实现。

随着客户各种定制化产品功能要求的增加，为了便于对板卡进行电源管理、减少PCB占用空间、附加功能开发等，通常都会采用CPLD作为Power Management和功能接口的方案，例如上电时序控制、I2C通信接口、GPIO输入输出状态检测等。通常情况下，CPLD属于复杂IC，会带有JTAG测试接口；CPLD除了实现CPU最重要的上电时序外，还会与CPU及VoltageRegulator之间有许多GPIO、通信接口互连，例如I2C、LPC，以实现各种附加功能，例如开机信号控制、电源芯片使能、硬件版本信息控制、CPU板卡型号识别等。随着附件功能的增加，CPLD与CPU之间的引脚互连线会越来越多，因此CPLD与CPU之间的互连测试也必不可少，那么就需要在整个JTAG Boundary Scan Test链路上增加CPLD芯片，由于CPLD作为CPU的电源管理芯片，因此在进行JTAG BSCAN互连测试时，会出现CPU POWER掉电的现象。

如果没有对CPLD与CPU之间的电源管理信号做优化处理，当需要进行时BoundaryScan互连测试时，就必须将CPLD在JTAG测试软件中BYPASS，或者CPLD引脚作为Sample模式，这样就无法覆盖CPU与CPLD之间的引脚互连测试。这种常规的JTAG BSACN测试方案主要是用作CPU与外设之间的引脚互连测试，无覆盖到CPU与Power Management芯片之间的互连测试。

实用新型内容

针对现有技术中的缺陷，本实用新型提供了一种JTAG边界扫描测试电路，旨在解决现有技术中常规的JTAG BSACN测试方案主要是用作CPU与外设之间的引脚互连测试，无覆盖到CPU与Power Management芯片之间的互连测试的问题。

本实用新型所提供的技术方案是：一种JTAG边界扫描测试电路，包括由JTAG控制器、CPLD、CPU和外围设备组成的环形串接链路，所述JTAG控制器、CPLD、CPU、外围设备之间依次连接，还包括设置在所述CPLD和所述CPU之间线路上且当进行BSCAN测试时为所述CPU提供Power Management信号的Switch电路以及与所述Switch电路连接的BYPASS电路；

所述Switch电路还通过GPIO信号线与所述JTAG控制器连接。

作为一种改进的方案，所述Switch电路包括第一模拟开关芯片U7和第二模拟开关芯片U8，其中，所述第一模拟开关芯片U7和所述第二模拟开关芯片U8结构相同，且均设有引脚B0、引脚GND、引脚B1、引脚A、引脚VCC以及引脚S；

其中，所述第一模拟开关芯片U7的引脚S和所述第二模拟开关芯片U8的引脚S分别与所述TAG控制器对应连接；