[实用新型]一种浅沟槽隔离结构及半导体器件

说明书

本实用新型公开了一种浅沟槽隔离结构及半导体器件，包括：具有一顶部的衬底；位于所述衬底的顶部一侧至少有一个沟槽；沿所述沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的顶部，使所述第二介电层和所述衬底之间形成第一凹槽，且所述衬底对应所述沟槽的顶部的边缘角处呈弧面。由上述内容可知，本实用新型提供的技术方案，衬底对应沟槽的顶部的边缘处呈弧面，使得衬底对应沟槽的顶部的边缘处无陡峭尖角而更加圆滑，进而能够改善浅沟槽隔离结构的尖端放电问题，提高浅沟槽隔离结构的可靠性。

技术领域

本实用新型涉及半导体器件技术领域，更为具体地说，涉及一种浅沟槽隔离结构及半导体器件。

背景技术

随着半导体制造工艺的不断发展，对器件隔离性能的要求也越来越高，随之研发出浅沟槽隔离(Shallow Trench Isolation：STI)技术；即在隔离器件之中制作浅沟槽隔离结构进行隔离，在浅沟槽隔离结构中填充绝缘物达到绝缘待隔离的器件的目的。在现今半导体芯片的制备工艺中，浅沟槽隔离结构扮演着举足轻重的地位，由于其能实现高密度的隔离，广泛应用于深亚微米器件和存储器等高密度半导体器件中。虽然浅沟槽隔离结构具有诸多优势，但是现有的浅沟槽隔离结构的可靠性有待提高。

实用新型内容

有鉴于此，本实用新型提供了一种浅沟槽隔离结构及半导体器件，有效解决了现有技术存在的技术问题，改善了浅沟槽隔离结构的尖端放电问题，提高了浅沟槽隔离结构的可靠性。

为实现上述目的，本实用新型提供的技术方案如下：

一种浅沟槽隔离结构，包括：

具有一顶部的衬底；

位于所述衬底的顶部一侧至少有一个沟槽；

沿所述沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的顶部，使所述第二介电层和所述衬底之间形成第一凹槽，且所述衬底对应所述沟槽的顶部的边缘角处呈弧面。

可选的，所述浅沟槽隔离结构还包括：

沿所述第一凹槽的内壁有第四介电层。

可选的，相邻所述沟槽的第四介电层相连通且覆盖所述衬底的顶部一侧的表面。

可选的，在所述第一凹槽处，所述浅沟槽隔离结构还包括：

位于第四介电层的内壁凹槽中的第五介电层。

可选的，所述第五介电层的材质与所述第二介电层材质相同。

可选的，所述浅沟槽隔离结构还包括：

位于所述第四介电层背离所述衬底一侧的多晶硅层，其中，所述第五介电层的材质与所述多晶硅层材质相同。

可选的，所述第三介电层的顶部具有凹陷，且第三介电层的凹陷底部低于所述第二介电层的顶部。

相应的，本实用新型还提供了一种半导体器件，所述半导体器件包括：

具有一顶部的衬底；

位于所述衬底的顶部一侧至少有一个沟槽；

沿所述沟槽的内壁依次有第一介电层、第二介电层和第三介电层，其中，所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的顶部，使所述第二介电层和所述衬底之间形成第一凹槽，且所述衬底对应所述沟槽的顶部的边缘角处呈弧面。

可选的，所述半导体器件还包括：

沿所述第一凹槽的内壁有第四介电层。

可选的，相邻所述沟槽的第四介电层相连通且覆盖所述衬底的顶部一侧的表面。