[实用新型]一种高信噪比的数据采集电路

权利要求书

1.一种高信噪比的数据采集电路，其特征在于包括主控模块，所述主控模块集成有运算放大模块和模数转换模块，所述主控模块电性连接有光电隔离模块和数据采集接口，所述光电隔离模块的输入端连接所述数据采集接口，所述光电隔离模块的输出端连接模数转换模块。

2.根据权利要求1所述的高信噪比的数据采集电路，其特征在于所述主控模块包括微处理器U7，所述微处理器U7设置有外围电路，所述外围电路包括调试端口J1、程序下载端口J3、复位模块U8、排阻RP1、排阻RP2、晶振Y1、电容C12和电容C13，所述程序下载端口J3的1引脚接地，所述程序下载端口J3的2引脚接+5V直流电，所述程序下载端口J3的3引脚接所述微处理器U7的68引脚，所述程序下载端口J3的4引脚接所述微处理器U7的69引脚，所述复位模块U8的1引脚接地，所述复位模块U8的2引脚接所述微处理器U7的14引脚，所述复位模块U8的3引脚接+3.3V直流电，所述排阻RP1的1引脚接+3.3V直流电，所述排阻RP1的2引脚接所述微处理器U7的39引脚，所述排阻RP1的3引脚接所述微处理器U7的40引脚，所述排阻RP1的4引脚接所述微处理器U7的41引脚，所述排阻RP1的5引脚接所述微处理器U7的42引脚，所述排阻RP1的6引脚接所述微处理器U7的43引脚，所述排阻RP1的7引脚接所述微处理器U7的44引脚，所述排阻RP1的8引脚接所述微处理器U7的45引脚，所述排阻RP1的9引脚接所述微处理器U7的46引脚，所述排阻RP2的1引脚接+3.3V直流电，所述排阻RP2的2引脚接所述微处理器U7的97引脚，所述排阻RP2的3引脚接所述微处理器U7的98引脚，所述排阻RP2的4引脚接所述微处理器U7的1引脚，所述排阻RP2的5引脚接所述微处理器U7的2引脚，所述排阻RP2的6引脚接所述微处理器U7的3引脚，所述排阻RP2的7引脚接所述微处理器U7的4引脚，所述排阻RP2的8引脚接所述微处理器U7的5引脚，所述排阻RP2的9引脚接所述微处理器U7的38引脚，所述晶振Y1的一端分两路，一路接所述电容C12的一端，另一路接所述微处理器U7的12引脚，所述晶振Y1的另一端分两路，一路接所述电容C13的一端，另一路接所述微处理器U7的13引脚，所述电容C12的另一端和电容C13的另一端同时接地，所述微处理器U7的49引脚、74引脚、99引脚、100引脚、27引脚、10引脚和19引脚同时接地，所述微处理器U7的6引脚、50引脚、75引脚、100引脚、28引脚、11引脚和22引脚同时接+3.3V直流电，所述调试端口J1的1引脚和2引脚接+3.3V直流电，所述调试端口J1的3引脚接所述微处理器U7的90引脚，所述调试端口J1的5引脚接所述微处理器U7的77引脚，所述调试端口J1的7引脚接所述微处理器U7的72引脚，所述调试端口J1的9引脚接所述微处理器U7的76引脚，所述调试端口J1的4引脚、6引脚、8引脚、10引脚、12引脚、14引脚、16引脚、18引脚和20引脚同时接地。