[实用新型]一种时差提取器

权利要求书

1.一种时差提取器，其特征在于：它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。

2.根据权利要求1所述的一种时差提取器，其特征在于：所述时差提取器还包括一RAM存储器，所述FFT模块电路的数据输出端与所述RAM存储器的数据读入端连接，用于将所述FFT模块电路输出的数据进行存储备用；所述RAM存储器的数据输出端与所述FFT模块电路的数据输入端连接，用于在数据丢失时对备用数据的读取。

3.根据权利要求2所述的一种时差提取器，其特征在于：所述蝶形运算模块电路包括一数字延时链单元和一D触发器单元，所述数字延时链单元的输出端与所述D触发器单元的输入端连接。

4.根据权利要求3所述的一种时差提取器，其特征在于：所述数字延时链单元包括FFT_START子单元和mRead子单元；所述FFT_START子单元与所述mRead子单元并联后与所述D触发器单元串联。

5.根据权利要求4所述的一种时差提取器，其特征在于：所述D触发器包括mRead_3和FFT_START_3；所述FFT_START子单元的与所述FFT_START_3串联，所述mRead子单元与所述mRead_3串联。

6.根据权利要求4所述的一种时差提取器，其特征在于：所述FFT_START子单元包括FFT_START_0和FFT_START_1；所述FFT_START_0和所述FFT_START_1串联；所述mRead子单元包括mRead_0和mRead_1；所述mRead_0和所述mRead_1串联。

7.根据权利要求5所述的一种时差提取器，其特征在于：所述蝶形运算模块电路还包括一比较器Equal0，所述比较器Equal0与所述FFT_START_0串联。

8.根据权利要求5所述的一种时差提取器，其特征在于：所述FFT模块电路包括FFT上层电路和FFT底层电路；所述FFT上层电路通过clk端口将数据写入到所述FFT底层电路中。

9.根据权利要求8所述的一种时差提取器，其特征在于：所述mRead_3和FFT_START_3的Q输出端口与所述FFT上层电路的sink_imag[15..0]和sink_real[15..0]端口连接。

10.根据权利要求8所述的一种时差提取器，其特征在于：所述FFT上层电路通过source_imag[15..0]和source_real[15..0]与所述RAM存储器的wren端口连接；通过source_error[5..0]端口与所述RAM存储器的wraddress[9..0]端口连接。