[实用新型]半导体封装结构及封装体有效
| 申请号： | 201921740681.X | 申请日： | 2019-10-16 |
| 公开（公告）号： | CN210607189U | 公开（公告）日： | 2020-05-22 |
| 发明（设计）人： | 刘杰;应战 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/52 | 分类号： | H01L21/52;H01L21/60;H01L21/48;H01L23/538 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 孙佳胤;高翠花 |
| 地址： | 230001 安徽省合肥市蜀山*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 封装 结构 | ||
1.一种半导体封装结构，其特征在于，包括：
衬底晶圆，所述衬底晶圆具有相对设置的第一表面及第二表面，在所述第一表面具有多个凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；
多个半导体裸片堆叠体，放置在所述凹槽内，且所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；
绝缘介质层，充满所述凹槽的侧壁与所述半导体裸片堆叠体之间的间隙，且所述绝缘介质层覆盖所述半导体裸片堆叠体的上表面，以密封所述半导体裸片堆叠体。
2.根据权利要求1所述的半导体封装结构，其特征在于，在所述衬底晶圆的第二表面具有多个导电块，所述导电块与所述导电柱电连接。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体裸片堆叠体由多个半导体裸片堆叠形成，所述半导体裸片之间电连接，并通过所述半导体裸片堆叠体的底部与所述导电柱电连接。
4.根据权利要求3所述的半导体封装结构，其特征在于，所述半导体裸片之间通过贯穿各所述半导体裸片的导电柱及相邻所述半导体裸片间的导电块电连接。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体裸片堆叠体的底部与贯穿所述凹槽底部的导电柱之间通过导电块电连接。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述衬底晶圆的热膨胀系数大于或者等于所述绝缘介质层的热膨胀系数。
7.根据权利要求1所述的半导体封装结构，其特征在于，所述衬底晶圆为硅晶圆，所述绝缘介质层为二氧化硅绝缘介质层。
8.根据权利要求1所述的半导体封装结构，其特征在于，在所述绝缘介质层的上表面及所述衬底晶圆的第一表面覆盖盖板晶圆。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述盖板晶圆朝向所述衬底晶圆的表面具有多个导电柱，所述绝缘介质层中设置有导电结构，所述导电柱通过所述导电结构与所述半导体裸片堆叠体的上表面电连接。
10.一种封装体，其特征在于，包括：
衬底，所述衬底具有相对设置的第一表面及第二表面，在所述第一表面具有至少一凹槽，在所述凹槽底部具有多个导电柱，所述导电柱贯穿所述凹槽底部至所述第二表面；
至少一半导体裸片堆叠体，放置在所述凹槽内，所述半导体裸片堆叠体的上表面低于或者平齐于所述凹槽的上边缘，所述半导体裸片堆叠体的底部与所述导电柱电连接；
绝缘介质层，充满所述凹槽的侧壁与所述半导体裸片堆叠体之间的间隙，且所述绝缘介质层覆盖所述半导体裸片堆叠体的上表面，以密封所述半导体裸片堆叠体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201921740681.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
