[实用新型]一种滤波电路

权利要求书

1.一种滤波电路，其特征在于，包括：边沿检测模块、复位置位模块和边沿延迟模块，所述边沿检测模块的输出端与所述复位置位模块的输入端连接，所述复位置位模块的输出端与所述边沿延迟模块的输入端连接；

其中，所述边沿检测模块用于接收来自外部的输入信号，并根据输入信号和输出信号的相位差输出第一信号与第二信号，所述输出信号是所述输入信号经过所述滤波电路得到的；

所述复位置位模块用于根据所述第一信号与所述第二信号生成第三信号；

所述边沿延迟模块用于根据所述第三信号以及所述输入信号生成第四信号，所述第四信号是所述输入信号经过预设时长延时得到的，用于对所述输入信号进行滤波。

2.如权利要求1所述的电路，其特征在于，所述边沿延迟模块包括正边沿延迟模块与负边沿延迟模块，其中：

当所述第三信号为低电平且所述输入信号为高电平，所述边沿延迟模块通过所述正边沿延迟模块生成所述第四信号；

当所述第三信号为低电平且所述输入信号为低电平，所述边沿延迟模块通过所述负边沿延迟模块生成所述第四信号。

3.如权利要求2所述的电路，其特征在于，所述正边沿延迟模块与所述负边沿延迟模块包括电容，所述电容的取值根据所述预设时长确定，所述预设时长大于信号毛刺的脉冲宽度。

4.如权利要求3所述的电路，其特征在于，

所述第一信号的电平由低跳变为高，所述第二信号的电平为低电平，所述第三信号的电平为低电平；或者

所述第二信号的电平由高跳变为低，所述第一信号的电平为高电平，所述第三信号的电平为低电平。

5.如权利要求1-4任一所述的电路，其特征在于，所述电路还包括通道选择模块，所述通道选择模块的输入端与所述复位置位模块的输出端连接，所述通道选择模块的输出端与所述边沿检测模块的输入端连接；

所述通道选择模块用于根据所述第三信号从所述复位置位模块和所述边沿延迟模块中选择所述复位置位模块或所述边沿延迟模块输出输出信号。

6.如权利要求5所述的电路，其特征在于，所述通道选择模块包括第一非门与传输门，所述第一非门的输入端用于接收所述第三信号，所述第一非门的输出端与所述传输门的第一输入端连接，所述传输门的第二输入端用于接收所述第三信号，所述传输门的第三输入端与所述边沿延迟模块的输出端连接，所述传输门的输出端与所述复位置位模块连接，其中，所述第三信号为高电平，所述传输门处于关闭状态，所述第三信号为低电平，所述传输门处于开启状态。

7.如权利要求3所述的电路，其特征在于，所述边沿检测模块包括与非门和第一或非门，所述与非门的第一输入端和所述第一或非门的第一输入端连接，并接收所述输出信号，所述与非门的第二输入端和所述第一或非门的第二输入端用于接收所述输入信号，所述与非门的输出端用于输出所述第一信号，所述第一或非门的输出端用于输出所述第二信号。

8.如权利要求7所述的电路，其特征在于，所述复位置位模块包括第一子模块和第二子模块，所述第一子模块用于根据所述第一信号和所述第二信号生成所述第三信号，所述第二子模块用于根据所述第一信号和所述第二信号对所述电容进行充电或放电。

9.如权利要求8所述的电路，其特征在于，所述第一子模块包括第二非门、第二或非门以及第三非门，所述第二非门的输入端与所述与非门的输出端连接，所述第二非门的输出端与所述第二或非门的第一输入端连接，所述第二或非门的第二输入端与所述第一或非门的输出端连接，所述第二或非门的输出端与所述第三非门的输入端连接，所述第三非门的输出端用于输出所述第三信号。

10.如权利要求8所述的电路，其特征在于，所述第二子模块包括PMOS和NMOS，所述PMOS的输出端与电源连接，所述PMOS的第二输入端与所述与非门的输出端连接，所述PMOS的第一输入端与所述NMOS的第一输入端连接，所述NMOS的第二输入端与所述第一或非门的输出端连接，所述NMOS的输出端接地。